Ultra HDI và Gói Substrate là gì?

Ngành công nghiệp bảng mạch in đang xôn xao về Đạo luật CHIPS, và đúng là nên thế. Cũng có nhiều người ủng hộ Đạo luật CHIPS nên bao gồm công nghệ gói chất nền và công nghệ kết nối siêu cao mật độ. Tôi hoàn toàn đồng ý! Chúng ta cần xem xét toàn bộ chuỗi cung ứng để nỗ lực này thành công. Đã có rất nhiều hoạt động xung quanh công nghệ ultra-HDI: các nhà sản xuất giờ đây có thể dễ dàng cung cấp độ rộng và khoảng cách dấu vết tốt hơn nhiều so với giới hạn tối thiểu 3 mil truyền thống của chúng ta và các nhà thiết kế bảng mạch in đang tìm hiểu cách tận dụng tốt nhất khả năng siêu cao mật độ này. Công nghệ PCB truyền thống không có sẵn giờ đây đã có mặt ở Bắc Mỹ, ít nhất là ở các khối lượng từ thấp đến trung bình.

Một phân loại sản phẩm khác cần được xem xét là thị trường chất nền gói. Truyền thống, thị trường này chỉ được sản xuất bên ngoài Hoa Kỳ và giờ đây chúng ta may mắn có một số nhà lãnh đạo công nghệ trong lĩnh vực bảng mạch in ở Mỹ đang đầu tư vào thiết bị và cải tiến quy trình để họ có thể cung cấp cho thị trường này và cung cấp một giải pháp hoàn toàn nội địa cho chuỗi cung ứng này.

Một trong những nhà lãnh đạo trong công nghệ này là Averatek. Averatek là một công ty phát triển công nghệ, phát triển và cấp phép công nghệ cho ngành công nghiệp điện tử. Sản phẩm A-SAP™ của họ cho phép cả HDI siêu cao độ phân giải và các tính năng siêu mịn trong thị trường gói chất nền. Quy trình ELCAT™ của họ cho phép một giải pháp đóng gói thế hệ tiếp theo bao gồm không chỉ mạch điện mà còn cả việc nhúng chíp. Tôi đã có cơ hội ngồi xuống với Mike Vinson, COO của Averatek, để thảo luận về thị trường Ultra HDI và gói chất nền.

Tara:  Chào Mike, bạn có thể giúp chúng tôi hiểu sự khác biệt giữa hai lĩnh vực công nghệ này không?  

Mike:  Gói chất nền, giống như HDI PCBs, sử dụng đa dạng vật liệu và kỹ thuật cho thị trường rộng lớn này. Chúng tôi chủ yếu quan tâm đến chất nền hữu cơ, thường là phiên bản thu nhỏ của HDI PCBs. Vật liệu thường được chọn để phản ánh các yêu cầu đặc trưng của các bộ phận gắn trên bảng mạch, vì vậy thường chúng ta thấy các vật liệu khác nhau cho HDI và chất nền hữu cơ, nhưng nhiều lần các yêu cầu đủ tương tự để cho phép sử dụng vật liệu và kỹ thuật tương tự. Thậm chí còn có một loại chất nền giống như PCB.

Tara: Làm thế nào các công ty, bao gồm cả Bộ Quốc phòng (DoD) và các nhà thầu chính của DoD với các hạn chế ITAR đang giải quyết vấn đề chuỗi cung ứng này hiện nay?

Mike: Hiện nay, họ thường phải tìm đến các xưởng thương mại ở nước ngoài có khả năng HDI và substrate. Chuỗi cung ứng trong nước đã bị suy giảm từng năm, ban đầu do chi phí lao động thấp ở nước ngoài và bây giờ là do sự tập trung của các ngành công nghiệp tạo ra một giải pháp hoàn toàn tích hợp dọc.

Tara: Khi công nghệ này sẵn có tại Mỹ, bạn nghĩ ngành công nghiệp nào sẽ dẫn đầu trong việc tìm nguồn cung ứng tại Mỹ và bạn tin rằng ngành nào sẽ tiếp tục tìm nguồn cung từ các khu vực khác?

Mike: Ban đầu, chúng ta chỉ thấy các thị trường có thể nhận ra giá trị cao hơn từ việc sản xuất địa phương, như quốc phòng và y tế, nhưng một khi cơ sở hạ tầng được thiết lập, thị trường ô tô và công nghiệp sẽ sớm theo sau. Các yêu cầu phát triển trong cơ sở hạ tầng thông tin và giao tiếp cuối cùng sẽ dẫn đến các hạn chế yêu cầu sản xuất địa phương và đáng tin cậy. Khi lắp ráp cuối cùng của sản phẩm thương mại trở lại thị trường trong nước, PCB sẽ sẵn sàng.

Tara: Công nghệ A-SAP™ và ELCAT™ của Averatek mang lại lợi ích gì cho công nghệ substrate gói ở Hoa Kỳ và cho những người đã sản xuất công nghệ này bên ngoài Hoa Kỳ?

Mike: A-SAP™ là một công nghệ sẽ cho phép chuyển đổi một cách dễ dàng từ thị trường thông thường sang thị trường HDI/substrate, vượt qua hầu hết các yêu cầu cả trong nước và quốc tế. ELCAT™ sẽ cung cấp một phương pháp đóng gói giá rẻ mà trước đây chỉ tồn tại trong môi trường đúc đắt tiền.

Tara: Lời khuyên của bạn dành cho những người mới tiếp cận công nghệ này từ góc độ thiết kế PCB là gì?

Mike: A-SAP™ sẽ tăng cường linh hoạt trong thiết kế và đơn giản hóa do giảm số lượng lớp và tự do định tuyến mà mật độ cao hơn mang lại. Tỷ lệ cao hơn với các bức tường bên dọc của cả khoảng trống và dấu vết sẽ tạo ra các cặp vi sai kết nối chặt chẽ hơn và các dấu vết hẹp hơn sẽ cho phép sử dụng điện môi mỏng hơn trên các đường kiểm soát trở kháng.

Tara: Lời khuyên của bạn dành cho những người mới tiếp cận công nghệ này và đang xem xét đầu tư vào đó từ góc độ sản xuất là gì?

Mike: Yêu cầu về PCB đang thay đổi. Hãy tìm kiếm các công nghệ sẽ đưa bạn tiến lên, cả bây giờ và trong tương lai. Xác định các thị trường sẽ mang lại lợi nhuận tốt cho hiệu suất và chất lượng xuất sắc. Đừng chỉ chấp nhận những gì đang được thực hiện trong dòng chính, hãy nhảy vọt lên phía trước.

Tara: Cảm ơn Mike. Làm thế nào chúng tôi có thể liên hệ với bạn để thảo luận thêm?

Mike: Bạn có thể truy cập trang web của chúng tôi tại www.averatek.com hoặc liên hệ trực tiếp với tôi qua mike@averatek.com

Tài nguyên bổ sung:

Chúng tôi đã đi qua các kiến thức cơ bản về quy trình SAP để xem xét một số câu hỏi hàng đầu liên quan đến việc xếp chồng bảng mạch in. Chúng tôi đã khám phá một số "quy tắc thiết kế" hoặc "hướng dẫn thiết kế" không thay đổi khi thiết kế với những kích thước đặc điểm cực kỳ cao này. Chúng tôi cũng đã xem xét không gian thiết kế xung quanh khả năng sử dụng những bề rộng mạch in cực kỳ cao này trong các khu vực thoát BGA và các bề rộng mạch rộng hơn trong lĩnh vực định tuyến. Lợi ích là giảm số lớp mạch và mối quan tâm là duy trì trở kháng 50-ohm. Eric Bogatin gần đây đã đăng tải một bài báo trắng phân tích chính lợi ích và mối quan tâm này.