柔性PCB中的镂空接地平面阻抗仿真

柔性PCB和刚柔结合PCB都可以传输高速信号，其中一些信号要求控制阻抗。在柔性PCB上实现控制阻抗并不是一项非常容易的任务，原因有几个。如果你选择控制阻抗的路线，即制造商测试阻抗并对堆叠进行调整，你很少有自由度去这么做，因为这可能会迫使柔性层的厚度过厚或过薄。如果你采取控制介电常数的路线，接地平面的结构会使得典型的阻抗模型失效，因此很难确定适当的阻抗。

不幸的是，这意呀着你必须使用一些模拟或一些测试数据来确定柔性PCB中单根走线和差分对的阻抗。并不是所有的制造商都能提供这些数据，或者即使他们有这些数据，也可能不会公开。当涉及到差分对时，间距也将是决定互连阻抗的一个关键因素。

在这篇文章中，受到Lukas Henkel工作的启发，我将展示一组简短的模拟结果和工作流程，这些可以用于确定镂空接地平面上走线阻抗的确定。

镂空接地平面阻抗模拟的动机

最近，我们完成了与Lukas Henkel的后续采访，在采访中我们讨论了他在开源笔记本电脑项目上的一些进展。该项目涉及创建开源笔记本的主板以及外设，其中一个外设是位于显示器顶部的网络摄像头。观看我们的采访片段了解更多信息，或者在YouTube上观看完整的一集。

在这段视频中提到网络摄像头部分的设计时，网络摄像头通过柔性PCB连接到主板。为了将数据从摄像头传输到CPU，需要一个高速串行链接。这需要使用MIPI CSI-2，一种高速差分接口，通过四个并行通道以及一个源同步差分时钟发送串行数据。总共，这提供了五对差分对在摄像头和主板之间运行。

CSI-2通过4个数据通道和一个源同步时钟通道路由。每对差分对中的两条轨迹需要长度调整，且这组差分对必须匹配。

作为差分接口，请使用需要100欧姆阻抗控制的差分对。在硬质PCB上，这会相对容易。使用层堆叠管理器和Altium Designer或其他模拟器，可以快速基于堆叠截面获得无损阻抗。在柔性PCB上，这就不那么容易了，因为柔性PCB使用镂空地平面。现在，让我们简要查看一下展示为何会这样的理论。然后，我们可以展示一些针对Lukas的柔性带状电缆的模拟结果，这将详细说明差分阻抗和差分S参数。

填充因子是决定阻抗的关键参数

在评估带有镂空地平面的柔性PCB上铜互连的阻抗时，我们可以使用的工具之一是输入阻抗。如果你观察镂空地平面的结构，镂空部分有一些区域移除了铜，通常是方形或菱形，并且这个区域可以定义为构成镂空地平面的重复区域元素的某个分数。我称这个分数为“填充因子”，可以如下图所示定义。

现在让我们在上述结构的不同区域内布设一条走线；走线的某些部分将会覆盖在实心铜上，而其他部分则会穿越已移除铜的区域。走线附近地面铜的不同存在将会影响阻抗，从而影响这些路线上的信号完整性。沿着走线的长度，我们会预期到高低不同的阻抗变化，这将是走线到铜距离的函数。

因为我们在路线长度上有阻抗的变化，该结构是一个周期性串联的传输线。我没有在研究文献中看到一个好的资源专门描述这种类型的结构，尽管我确实在本文中提到了它。无论如何，每个部分的输入阻抗可以用下一个传输线段的术语来表示：

用更简单的话来说，如果你知道每个传输线段的特性阻抗，你可以通过感应计算得到一个合理的S参数估计，而且用Python脚本或Excel来做足够简单。例如，如果你知道铜上方和镂空区域的阻抗，可以想象你可以使用上述方程迭代估计输入端口的回波损耗（S11）。

我认为，这种方法比假设一个实心平面然后应用某种校正因子更准确，但我认为这是一个需要进一步研究的主题。无论如何，一旦你对镂空接地平面上的单端或差分阻抗有了估计，你最终需要对此进行验证，这需要进行3D模拟。

镂空接地平面的3D模拟

为了更全面地验证镂空接地平面上互连的性能，我们将使用下面由Lukas Henkel为开源笔记本电脑提供的柔性带作为例子。下图显示了柔性带和两个区域的走线以及每个区域中的走线组的3D视图。

第1层:

层 2：

首先，为了获取每个部分的特性阻抗值，使用 Simbeor 中的合规性分析器基于走线截面获取阻抗。检查并比较了两个区域。在直接来自相机连接器的直线区域，单端线的阻抗似乎显示出较小的变化；阻抗在直线部分从 30-40 欧姆变化。在柔性电缆的弯曲区域，阻抗变化要大得多，特性阻抗范围从 30-60 欧姆。

宽线宽（W/H = 4）在铜上创建了非常低的奇模阻抗区域，而铜之间的区域则更接近 50 欧姆的目标。确切的变化似乎大约在 28-62 欧姆，或平均 45 欧姆的奇模阻抗。差分阻抗大约为 78 欧姆，有一些变化。

直线区域：

弯曲区域：

根据我们已经观察到的情况，这个链接沿线存在一些较大的阻抗偏差，尽管它们在长度上很小，因此我们预计这个链接会有一些模式转换。这个链接的完整S参数矩阵将告诉我们损耗和模式转换，结果将在下一节中展示。

CSI-2 S参数结果

现在让我们来看看CSI-2链接的S参数，因为它是阻抗控制的。仅基于上面显示的横截面阻抗值，实际的回波损耗将会变得相当不清楚。因此，我们从这个几何形状运行S参数模拟，以确定直到非常高频率的回波损耗。下面的图片显示了上面突出显示的CSI-2通道的结果。

回波损耗在CSI-2链接所需的限制范围内是可以接受的；由于走线宽度，插入损耗在通道带宽内相当低，但在带宽限制之外急剧下降。这里的一个问题是模式转换，特别是SCD21（右下图），鉴于阴影地面平面的不连续性，我们会预期这种情况。这个链接有很多模式转换，需要根据MIPI C-PHY的限制进行检查。

如果你想改善回波损耗和插入损耗的结果，你需要调整差分链路的填充因子和间距。然后你需要再次进行模拟，并检查S参数是否有所改善。更多详细信息，请参见下面的工作流程部分。

结果和工作流程总结

就我们的目的而言，我们只是在查看PCB上的走线，这个结果是可以接受的。实际上，完整互连的S参数将取决于进入连接器的电缆接口处的阻抗不匹配。要扩展超出上述显示的模拟，我们需要做以下事情：

1. 导出此链接的S参数的Touchstone文件。
2. 获取每端连接器的Touchstone文件。
3. 获取通往CPU和相机芯片的链接的Touchstone文件。
4. 将所有这些添加到线性网络模型中。
5. 确定整个级联网络的S参数。
6. 根据这些结果，可能需要调整CSI-2差分对下方镂空地面的填充因子。
7. 迭代并重复。

上述过程展示了一个工作流程，用于确定CSI-2通道的走线阻抗。由于缺乏可以用于预测镂空地面上走线阻抗的准确分析结果，需要从基于填充因子的估算开始，然后通过一些变化迭代，以获得适当的走线阻抗。我提议以下工作流程：

1. 从提出的镂空设计开始，并计算填充因子。
2. 计算两个额外的填充因子，用作变化。
3. 设计一个带有这些变化的小测试板，并在每个测试板上模拟S参数。
4. 检查S参数结果，并选择最佳填充因子。
5. 对于差分对，检查结果并确定是否需要调整间距，以增加或减少差分阻抗。
6. 模拟修改后的差分链接并检查S参数。
7. 迭代并重复。

通过这三次模拟，可能还有第四次基于调整差分对间距的模拟，你可以仅通过四次模拟，在大约8小时的模拟时间内得到一个可用的互连设计。这足够快，可以在一天之内完成。

为了更深入了解单端和差分链路在挠性PCB的镂空地平面上的性能，我计划进行一个更大的几何学研究。这将涉及改变许多填充因子参数，并确定哪个几何参数是单端和差分阻抗最有效的估算器。确保关注此博客系列以获取更多更新。

无论您需要构建可靠的电力电子设备还是先进的数字系统，都可以使用Altium Designer中完整的PCB设计功能和世界级的CAD工具。为了在当今的跨学科环境中实现协作，创新公司正在使用Altium 365平台轻松共享设计数据并将项目投入生产。

我们只是触及了使用Altium Designer在Altium 365上的可能性的表面。立即开始您的Altium Designer + Altium 365免费试用。