Eine kurze Untersuchung von Stubs an einem PCIe-Anschluss

Stubs sind ein wichtiges Thema im Design von Hochgeschwindigkeits-PCBs, und es gibt eine langjährige Richtlinie, dass Stubs immer von allen Vias auf Hochgeschwindigkeits-Digitalverbindungen entfernt werden sollten. Obwohl Stubs für Hochgeschwindigkeitsleitungen schlecht sind, müssen sie nicht immer entfernt werden. Wichtiger ist es, das Verlustprofil und die Frequenzen vorherzusagen und entsprechend zu planen, um solche Verluste zu verhindern.

In diesem Artikel werde ich einige Simulationsergebnisse mit PCIe-Routing auf einem Hochgeschwindigkeits-PCB anhand des Beispielprojekts MiniPC betrachten, das in Altium Designer enthalten ist. Die betreffende Simulation wird die Berechnung von S-Parametern für PCIe-Lanes, die von einem Stecker kommen, beinhalten. Ein Blick auf diese Simulationsergebnisse sollte Designern, die damit nicht vertraut sind, ein besseres Verständnis dafür geben, wie Stubs bei Via- und Steckerübergängen die Signalintegrität aus Simulationssicht beeinflussen, was Ihnen helfen kann, die richtige Auswahl, Platzierung und Routing von Komponenten zu treffen.

Potenzielle Probleme mit Stubs und PCIe-Routing

Bei der PCIe-Verdrahtung werden die Bahnen als differentielle Paare mit AC-Kopplungskondensatoren geroutet. Es ist üblich, diese differentiellen Paare durch einen Steckverbinder zu führen, um ein Peripheriegerät, wie eine Erweiterungskarte, zu erreichen. Beim Routing durch diese Erweiterungssteckverbinder kann es vorkommen, dass ein Reststummel auf der Leitung verbleibt, der die maximale Bandbreite begrenzen kann. Dies kann in einer Simulation bewertet werden, um sehr genaue Ergebnisse zu erhalten und die genaue Bandbreite eines PCIe-Kanals zu ermitteln.

Stummel auf jeder Hochgeschwindigkeitsübertragungsleitung können Verluste oder Reflexionen verursachen, da sie wie Hochfrequenzimpedanzwandler auf einer PCIe-Bahn wirken können. Erfahren Sie mehr über die Stummelanalyse in diesem Artikel.

Obwohl es empfohlen wird, Stummel auf einer PCIe-Bahn zu begrenzen, können sie auf dem Steckverbinder vorhanden sein, der verwendet wird, um in eine Add-In-Karte oder ein Modul zu routen. Als Beispiel könnte der Randstecker, der für eine vertikal montierte PCIe-Add-In-Karte verwendet wird, eine Durchsteckkomponente sein, und diese Stummel können eine Rolle bei der Begrenzung der nutzbaren Signalbandbreite spielen, wenn auf derselben Schicht wie der Steckverbinder geroutet wird. Das Routing auf der gegenüberliegenden Schicht kann vorzuziehen sein, insbesondere unter Berücksichtigung der Platzierung von Kondensatoren.

Ein Beispiel mit Verlusten durch Steckverbinderstummel in einer PCIe-Bahn

Aufgrund der bekannten Interferenzeffekte, die auftreten, wenn ein Signal einen Via-Stummel durchquert, sowie der Notwendigkeit von Kondensatoren, um die Gleichspannungsverschiebung entlang einer PCIe-Leitung zu entfernen, lohnt es sich, das Ausmaß zu untersuchen, in dem Via-Stummel Verluste beeinflussen können, wenn sie durch einen Steckverbinder geführt werden.

Das in Frage stehende MiniPC-Board verwendet ein Arria 10 FPGA mit einer PCIe-Schnittstelle, die zu einem Slot-Steckverbinder geführt wird, wie unten gezeigt.

Die anderen wichtigen Spezifikationen, die wir für die Analyse unten kennen müssen, sind die Dicke der Platine und die Dielektrizitätskonstante:

• Plattendicke = 2,028 mm
• Dk = 3,6 auf allen Schichten

Obwohl das Layout nicht mit einem FPGA erstellt wurde, das die neueste PCIe-Generation hat, werden wir die Verluste in diesen Kanälen bewerten, indem wir sie mit den Bandbreitenanforderungen in verschiedenen PCIe-Generationen vergleichen.

Erste Simulationsergebnisse

Die Simulationsergebnisse für die Einfügungsverluste der Tx-Netze wurden mit Ansys SIwave erfasst; diese Ergebnisse werden unten gezeigt. Um die Platine in Ansys SIwave zu bekommen, haben wir das EDB-Exporter-Utility innerhalb von Altium Designer verwendet. In den unten gezeigten Ergebnissen sehen wir einen Einbruch um etwa 14-15 GHz, der bis zu -25 dB erreicht und dann bei höheren Frequenzen wieder auf niedrigere Verlustniveaus zurückkehrt.

Wie wissen wir, dass dieser extreme Verlust auf einen Stummel zurückzuführen ist? Ein einfacher Blick auf das Diagramm beweist nicht, dass das Problem durch Stummel verursacht wird, aber es gibt zwei gute Gründe zu dem Schluss zu kommen, dass dies ein Stummel sein könnte:

1. Wenn Sie die erste Viertelwellenresonanz in diesen Stummeln berechnen, werden Sie feststellen, dass der erste Einbruch bei etwa 13 GHz zu erwarten wäre. Das liegt ziemlich nahe an den Resonanzen bei 14-15 GHz, die oben zu sehen sind.
2. Das Verlustprofil um 14-15 GHz hat eine schmale Bandbreite, was genau dem entspricht, was man von destruktiver Interferenz in einem Resonator mit moderater Güte (Q) erwarten würde.
3. Alle Kurven haben die typische Form eines Einfügungsverlust-Diagramms, das Stummelverhalten zeigt, und alle betrachteten Netze haben Stummel im PCB-Layout.

Der Einbruch in diesem Diagramm begrenzt die Datenübertragungsrate auf einen Wert, der einer Nyquist-Frequenz von ungefähr 8 GHz (oder 16 Gbps für 2-Level/NRZ-Signalisierung) entspricht. Das wäre in Ordnung für PCIe Gen4, aber nicht für Gen5. Wenn wir diesen Verlust vollständig eliminieren oder dieses Design mit einer Gen5-Schnittstelle wiederverwenden wollten, dann müsste das Layout geändert werden.

Weitere Untersuchungen und Änderungen

Einige Optionen zur Änderung des Layouts umfassen:

1. Verbinden Sie die Anschlussstifte über Vias mit den Kondensatoren auf der Rückseite: Obwohl es einige zusätzliche Via-Übergänge gibt, würde die Verbindung von der Rückseite kommen und durch Vias in die Kondensatoren gehen, was effektiv die Stummel eliminiert, ohne dass Rückbohrungen erforderlich sind.
2. Ersetzen Sie den Anschluss durch ein SMD-Äquivalent: Dies würde die Stummel vollständig eliminieren, ohne dass zwei Lagenübergänge durch die Anschlussstifte und Vias erforderlich sind. Dies ist auch die einfachste Lösung, da sie keinen Komponententausch erfordert, obwohl sie ein gewisses Umverlegen benötigt.
3. Alle Stummel zurückbohren: Dies erfordert einige zusätzliche Kosten und wird einen kleinen Rest von Stummel hinterlassen (normalerweise etwa 10 mil), daher ist es am besten, wenn Stummel sehr lang sind.

Wenn das Layout bereits fertig ist, sind #1 und #2 normalerweise die besten Optionen, da sie den geringsten Nachbearbeitungsaufwand erfordern könnten, obwohl #2 davon abhängt, was in den unteren Schichten ist. Für Option #1, hier ist ein Beispielanschluss mit SMD-Montage. #3 ist angemessen, wenn Sie bereit sind, die Kosten für kontrolliertes Tiefenbohren während der Fertigung zu tragen.

Man könnte erwarten, dass dieses Verhalten, bei dem ein Signalintegritätsproblem wie hoher Verlust oder hohe Reflexion um bestimmte Frequenzen herum beobachtet wird, von Stubs herrührt, die stark resonieren, wenn sie angeregt werden. Um zu bewerten, warum dies in einem differentiellen Kanal passieren könnte, muss man die Menge der strukturellen Resonanzen in der Via-Stub-Struktur berechnen. Eine Anleitung, wie dies gemacht wird, finden Sie im folgenden Video.

Wenn Sie Ihr Design in einem umfassenden simulationsgesteuerten Workflow evaluieren müssen, nutzen Sie den kompletten Satz an PCB-Design-, Layout- und Simulationsfunktionen in Altium Designer®. Wenn Sie Signalintegritätsprobleme untersuchen und S-Parameter aus Ihren Systemen extrahieren müssen, können Sie die EDB Exporter-Erweiterung verwenden, um ein Design in Ansys-Feldlöser zu importieren und eine Reihe von SI/PI-Simulationen durchzuführen. Wenn Sie mit Ihrem Design fertig sind und Dateien an Ihren Hersteller freigeben möchten, macht die Altium 365™-Plattform die Zusammenarbeit und das Teilen Ihrer Projekte einfach.

Wir haben nur an der Oberfläche dessen gekratzt, was mit Altium Designer auf Altium 365 möglich ist. Starten Sie heute Ihre kostenlose Testversion von Altium Designer + Altium 365.