Erstellen von HDI-Leiterplatten mit Skip Vias

Altium Designer
|  Erstellt: May 25, 2018  |  Aktualisiert am: March 31, 2021
High density connections in a PCB

Am Wochenende waren meine Freunde und ich auf einem Roadtrip. Wenn drei Personen in einem kleinen Sportwagen drei Stunden Autofahrt meistern, dann lassen sie sich einiges einfallen, um all ihre Sachen (und sich selbst) auf so engem Raum unterzubringen.

Die Nachfrage nach schnelleren Leiterplatten mit höheren Anforderungen an die Bauteildichte hat Leiterplattendesigner dazu gezwungen, eine Reihe von kreativen Routing-Techniken in Multilayer-Leiterplatten einzusetzen. Skip Vias, Dog-Bone Traces, Pad-in-Trace, Microvias und Back-Drilling werden eingesetzt, um die Routing-Dichte zu erhöhen und gleichzeitig den Anforderungen an die Signalintegrität zu genügen.

Skip Vias

Für die Herstellung von High-Density-Interconnects (HDI) auf Leiterplatten sind Durchsteiger (Vias) unerlässlich. Skip Vias ähneln Blind Vias insofern, als sie Verbindungen zwischen einer Außenlage und einer Innenlage der Leiterplatte ermöglichen. Ein Blind Via verbindet mit der jeweils nächsten Leiterplattenlage, während ein Skip Via über mehrere Lagen hinweg verbindet.

Skip-Via-Leiterplatten gibt es auch in der versenkten Variante (Core Via genannt), was bedeutet, dass die Durchkontaktierung mehrere Innenlagen in einem PCB verbinden. Diese Durchkontaktierungen müssen verfüllt werden: Entweder mit einem leitfähigen oder nicht leitfähigen Füllmaterial. Da elektrische Leiter auch gute Wärmeleiter sind, erzeugen Flachbaugruppen, die mit hoher Stromdichte betrieben werden, erhebliche Wärme, und Durchkontaktierungen mit einem leitfähigen Füllmaterial können helfen, die Wärme von bestimmten Bauteilen abzuleiten.

HDI PCB with various vias

Herausforderungen bei der Beschichtung und Laminierung

Das Seitenverhältnis einer Durchkontaktierung (Aspekt-Ratio) bestimmt, wie leicht sie bei der Herstellung durchkontaktiert werden kann. Skip Vias in einer Multilayer-Platine haben aufgrund ihrer Tiefe meist eine höhere Aspekt-Ratio. Sie sind schwieriger zu galvanisieren und erfordern eine Beschichtungslösung mit einer höheren Oberflächenspannung und einer niedrigeren Viskosität. Dadurch wird sichergestellt, dass die Galvanisierungslösung mittels Kapillarwirkung in das Via eindringen und auf dessen Innenseite einen elektrischen Kontakt vollständig abscheiden kann.

Die Platzierung von Skip Vias in einer Leiterplatte erfordert die gleichen engen Toleranzen wie die Platzierung von Durchgangslöchern. Skip Vias werden normalerweise mit einem Laser gebohrt. Leichte seitliche Verschiebungen während des Bohrens können das Innere des Vias verzerren, was zu Problemen bei der Beschichtung führt und die Leiterplatte im ungünstigsten Fall sogar unbrauchbar macht. Der Laserbohrprozess ist einigermaßen komplex und natürlich steigt der Herstellungspreis.

Eine ordnungsgemäße Galvanisierung führt zu einem Via mit einer tiefen, durchgehenden leitfähigen Schicht, die haltbarer ist als andere Vias, da die tiefe Galvanisierung auf Skip Vias deren Haftung auf dem Leiterplattenmaterial verbessert. Die primäre Fehlerstelle befindet sich an der Unterseite der Durchkontaktierung, da das Laminat an dieser Stelle zu Rissen neigen kann.

Trotz mancher Herausforderungen kann der vernünftige Einsatz von Skip Vias den Laminierungsprozess in der Praxis verbessern. So ist z. B. die direkte Verbindung von L1 nach L3 über ein einzelnes Skip Via gegenüber der Verwendung von gestapelten Vias vorzuziehen, da dadurch die Anzahl der Laminierzyklen reduziert wird. Bevor Sie in die Produktion gehen, sollten Sie mit Ihrem Hersteller sprechen und sicherstellen, dass er Ihre Anforderungen an die Durchkontaktierungen erfüllen kann.

Manufacturing of HDI PCBs

Via-in-pad über Skip Vias plattiert

Neben traditionellen Designs kann auch eine Designtechnik verwendet werden, die als Via-in-Pad-Plated-Over (VIPPO) bekannt ist. Via-in-Pad-Designs verringern die Induktivität und können eine kurze Masseverbindung herstellen, was in Hochfrequenzschaltungen von Vorteil ist. Die Verwendung eines Via-in-Pad-Designs wie das VIPPO mittels Deep-Skip-Via kann die Pad-Adhäsion auf der Platine zusätzlich verbessern.

Wenn Sie Ihre Durchkontaktierungen während des Lötens ungefüllt lassen, kann das Lot am Hals der Durchkontaktierung herunterlaufen. Dies verhindert ein ordnungsgemäßes Löten während der automatisierten Fertigung, und auch die manuelle Fertigung wird kniffliger, da sich schwer abschätzen lässt, wie viel zusätzliches Lot benötigt wird, um die Bauteile mit den Pads zu verbinden. Das Versetzen des Vias im Pad macht nur dann einen wirklichen Unterschied, wenn die verwendeten Pads groß sind, und es kann sich lohnen, eine kurze Leiterbahn zwischen Skip Via und Ihrem Lötpunkt zu legen.

Aus diesem Grund sollten die Durchkontaktierungen entweder mit einem leitfähigen oder nicht leitfähigen Epoxidharz gefüllt werden. Das VIPPO-Design platziert die Beschichtung über dem oberen Loch des Vias, was ein Eindringen von Feuchtigkeit in die Via-Kapillare verhindert und zu einer sicheren Verbindung mit elektronischen Bauelementen direkt auf dem Pad beiträgt.

Die erste Überlegung bei der Auswahl eines Epoxidharz-Füllstoffs ist der Versuch, dessen Wärmeausdehnungskoeffizienten an den des umgebenden Laminatmaterials anzupassen. Nicht leitende Epoxide haben Wärmeausdehnungskoeffizienten, die näher an denen der meisten Laminatmaterialien liegen. Aus diesem Grund sind nicht leitende Epoxid-Füllstoffe eine sehr beliebte und zudem preiswertere Option.

Mit einer guten PCB-Layout-Software wie Altium Designer® können Sie Ihr nächstes High-Density-Design problemlos layouten. Mit dem ActiveRoute®-Tool und den integrierten CAD-Tools können Sie Ihre Via-Parameter leicht anpassen und Ihre Signalleitungen auf Ihrer Leiterplatte verlegen. Wenn Sie wissen möchten, wie Altium Sie bei der Entwicklung Ihres nächsten High-Speed-Produkts unterstützen kann, sprechen Sie noch heute mit einem Altium-Experten.

Über den Autor / über die Autorin

Über den Autor / über die Autorin

PCB Design Tools für Electronics Design und DFM. Informationen für EDA-Führungskräfte.

neueste Artikel

Zur Startseite