Vermeiden Sie Cross-Board-Signalintegritätsprobleme in hochleistungsfähigen Multiboard-PCB-Designs

Die meisten Probleme mit der Signalintegrität in Multiboard-Systemen lassen sich auf Übergänge zurückführen, nicht auf die kontrolliert impedanzgeführten Leitungsabschnitte dazwischen. Ein Steckverbinder-Launch, ein Kabelübergang oder ein Flex-zu-Rigid-Übergang führt Impedanzdiskontinuitäten, Referenzwechsel und Skew ein, die sich über den gesamten Kanal aufsummieren. Ingenieure, die jede Leiterplatte als isoliertes Routing-Problem behandeln und Entscheidungen zur Verbindungstechnik dem mechanischen Packaging überlassen, werden feststellen, dass ihre Reserve an Übergängen aufgebraucht wird, die sie nie explizit entworfen haben.

Die maßgebliche Vorgabe ist, dass jeder Hochgeschwindigkeitskanal als vollständiger Pfad vom Sender zum Empfänger budgetiert werden muss, einschließlich jedes Übergangs zwischen Leiterplatten, Steckverbindern, Kabeln und Flex-Segmenten. Wenn die Verantwortung für Übergänge unklar oder nicht dokumentiert ist, optimiert jedes Board-Team lokal, während niemand die Übergänge verantwortet. Das Ergebnis ist ein Kanal, der auf Systemebene weder das Impedanz- noch das Skew-Budget erfüllt.

Wichtige Erkenntnisse

• Fehler bei der boardübergreifenden Signalintegrität (SI) beginnen am Übergang. Steckverbinder-Launches, Unterbrechungen im Referenzpfad und Interconnect-Übergänge verbrauchen die Link-Reserve, die jede Platine scheinbar besitzt, und der zusammengesetzte Kanal versagt. 
• Skew summiert sich über das gesamte System. Für parallele Schnittstellen und differentielle Paare gilt: Halten Sie den Skew auf jeder Leiterplatte dort ein, wo Sie Kontrolle über das Routing haben, also vor und nach Steckverbinder-Schnittstellen, anstatt alle Längen-/Delay-Abweichungen auf einer einzigen Leiterplatte zu kompensieren.
• Verstehen Sie die Fähigkeiten von Steckverbindern für Kanäle mit hoher Bandbreite. Bewerten Sie Steckverbinder anhand von Herstellerdaten und nutzen Sie deren Simulationsmodelle, um die Systemleistung in der Simulation vollständig zu bewerten.

Connector Launch als wiederverwendbares Designmuster

Die meisten SI-Probleme entstehen an Übergängen, nicht in der Mitte langer, gut kontrollierter Leitungsabschnitte. Der Steckverbinder-Übergang sollte als wiederverwendbares Designmuster behandelt und mit Constraints sowie Review-Gates abgesichert werden, sodass jedes Board-Team dieselben Annahmen umsetzt. Wenn die Launch-Region durch einen konsistenten Satz von Regeln definiert ist, statt dem individuellen Ermessen überlassen zu werden, bleibt dieselbe Performance über verschiedene Designs hinweg erhalten. Das Designmuster sollte mindestens Folgendes erzwingen:

• Schnittstellendefinition: Standard, Zieldatenrate, Topologieplan über Leiterplatten, Steckverbinder, Kabel oder Flex-Segmente, sowie Referenzwechsel.
• Skew-Budgets: innerhalb des Paares und zwischen Lanes, zugewiesen pro Segment.
• Steckverbinder-Regeln: Pin-Map-Constraints, Interleaving von Ground-Pins, Breakout-Routing und Via-Nutzung.
• Änderungsauslöser, die eine erneute Prüfung des Übergangs erfordern: Steckverbinderwechsel, Stackup-Änderung, Änderung der Kabellänge, Verlagerung der Leiterplatte oder Gehäuseänderungen in der Nähe des Interconnects.

Wenn diese Elemente festgelegt sind, wird die Launch-Region zu einem constrained Design-Block statt zu einer ad-hoc Routing-Aufgabe. Wenn ein differentielles Paar am Launch die Lage wechselt, halten Sie den Übergang symmetrisch: gleiche Via-Struktur, gleiches Fan-in/Fan-out, gleiche Lagennutzung auf beiden Leitungen.

Mechanische Randbedingungen, die die Kanalleistung beeinflussen

Stack-Höhe, Ausrichtungstoleranz, Biegebeschränkungen und Servicerouting sind Kanal-Constraints und nicht rein mechanische Belange. Eine Kabelumverlegung, die 50 mm zusätzliche Länge hinzufügt oder einen Biegeradius verändert, verändert die Laufzeit und möglicherweise die Kopplung. Eine Verlagerung einer Leiterplatte, die die Steckverbinder-Steckhöhe verändert, kann die Via-Stub-Länge ändern oder einen anderen Stackup-Übergang erforderlich machen.

Erfassen Sie diese Zusammenhänge im ICD, sodass eine mechanische Änderung automatisch eine erneute Prüfung des Übergangs auslöst. Ohne diese Verknüpfung nehmen Mechanik-Teams Änderungen vor, die aus Packaging-Sicht unkritisch erscheinen, aber die SI-Reserve unbemerkt aufzehren.

Signal-Integrity-Kanalmodellierung

Um ein umfassendes Kanalmodell zu erstellen, kaskadieren Sie S-Parameter-Blöcke vom Sender zum Empfänger. Jedes Segment des Kanals, einschließlich Package, Leiterplattenrouting, Via-Launches, Steckverbindern und Kabeln, erfordert einen spezifischen Modelltyp.

• Verwenden Sie Übertragungsleitungsmodelle für gleichförmige Leiterbahnen
• Wenden Sie S-Parameter-Blöcke für Diskontinuitäten und Steckverbinder an
• Konvertieren Sie einzelne S-Parameter in T-Matrizen und multiplizieren Sie sie der Reihe nach
• Führen Sie Compliance-Simulationen durch (Insertion Loss, Return Loss, Eye Diagram, COM), um dominante Segmente zu identifizieren, die das Verlust- oder Reflexionsbudget beeinflussen
• Korrelieren Sie mit TDR- und VNA-Messungen, sobald Hardware verfügbar ist
• Dokumentieren Sie alle Modellannahmen (Touchstone-Dateien, Pin-Maps, Stackup, Launch-Geometrie) im Interconnect Control Document
• Generieren Sie betroffene Modelle neu und führen Sie Simulationen erneut aus, wenn sich Randbedingungen ändern

Abweichungen zwischen Simulation und Messung lassen sich in der Regel auf Unterschiede in der Launch-Geometrie, Steckverbinder-Variabilität oder Dielektrikumseigenschaften zurückführen, die von den Datenblattwerten abweichen. Ändern Sie bei Iterationen jeweils nur eine Variable. Steckverbinder-Übergänge über Board-Revisionen hinweg als feste Abstraktionen zu behandeln, ist ein verlässlicher Weg, SI-Reserve schleichend zu verlieren, ohne es zu bemerken, bis Prototyp-Messungen das Problem aufdecken.

Checkliste für systemweite SI-Gates bei Multiboard-Designs

Vor dem Layout

• Erstellen Sie Interconnect-Modelle für die 
• Legen Sie Steckverbinder-Orientierung und Steckannahmen für den ersten Layout-Durchlauf fest.
• Weisen Sie einen Verantwortlichen für den End-to-End-Link zu.

Während des Layouts

• Standardisieren Sie die Geometrie des Steckverbinder-Launches: Padstacks, Antipads, Stitching und Referenzkontinuität.
• Kontrollieren Sie Via-Stubs in Steckverbinderfeldern.
• Verfolgen Sie den Skew gegenüber dem Systembudget und halten Sie Tuning von Launches fern, sofern dies nicht ausdrücklich erlaubt ist.

Vor der Freigabe des Prototyps

• Führen Sie ein Boundary-First-Review durch: Mapping, Launch, Return-Path-Kontinuität, Skew-Zuweisung und mechanische Randbedingungen.
• Bestätigen Sie, dass der zusammengesetzte Kanal der angenommenen Topologie entspricht: Board-Positionen, Stack-Höhe, Kabel- oder Flex-Länge und Biegebeschränkungen.
• Definieren Sie Validierungsbedingungen für das Bring-up: Kabelsätze, Fixtures und Montagevariablen.

Nach dem Bring-up

• Wenn der Link ausfällt, prüfen Sie zuerst die Übergänge: Pin-Map und Orientierung, Launch-Geometrie, Referenzkontinuität und Segment-Skew.
• Protokollieren Sie jede Änderung, die den Interconnect-Pfad berührt, und führen Sie das Boundary-Review erneut durch, wenn ein Auslöser eintritt.

Den Multiboard-Kontext mit Altium Agile Teams sichtbar halten

Systemweite SI umfasst elektrische, mechanische und beschaffungsbezogene Gegebenheiten. Altium Agile Teams hält diesen Multiboard-Kontext sichtbar, während sich das System weiterentwickelt, sodass Teams Änderungen an Übergängen erkennen können, bevor Layout- und Packaging-Entscheidungen feststehen. 

Design-Reviews finden im Designkontext statt. Wenn eine mechanische Änderung einen Steckverbinder verschiebt und dadurch eine Kanalannahme verletzt, sieht das Elektronikteam dies frühzeitig. Entscheidungen zu Steckverbindern und Kabeln können zusammen mit Live-Daten zu Verfügbarkeit und Risiko aus Octopart getroffen werden, was frühere Festlegungen bei übergangsdefinierenden Bauteilen unterstützt. Das Änderungs-Tracking bleibt an den Designstatus gebunden, sodass Steckverbinderwechsel und Stackup-Revisionen für die richtigen Stakeholder sichtbar bleiben. 

Weitere Details finden Sie in der Altium-Dokumentation zur Synchronisierung einer Multiboard-Baugruppe. Das ist ein nützlicher nächster Schritt, um zu formalisieren, wie Multiboard-Beziehungen erfasst und aktuell gehalten werden sollten. Mehr über Altium Agile Teams erfahren →