Sie können diese fortschrittliche Platine mit diesen Hochgeschwindigkeits-Routing-Richtlinien für fortschrittliche Leiterplatten erstellen
Neuere Entwürfe werden kontinuierlich schneller, mit PCIe 5.0, das 32 Gb/s erreicht, und PAM4, das die Signalintegrität und Geschwindigkeiten an ihre Grenzen bringt. Ein ordnungsgemäßes Interconnect-Design muss die geringeren Rauschmargen fortschrittlicher Geräte, die einwandfreien Anforderungen an die Stromstabilität und vieles mehr berücksichtigen, um sicherzustellen, dass Signale ordnungsgemäß empfangen werden können.
Mit fortschrittlichen Geräten, die auf niedrigeren Signalebenen arbeiten, konzentrieren sich die Richtlinien für das Hochgeschwindigkeits-Routing darauf, Signalverlust, Verzerrung und Reflexionen durch Impedanzdiskontinuitäten in den Verbindungen zu verhindern. Mit ultraschneller Signalübertragung, insbesondere bei der Verwendung von Mehrpegelsignalen, müssen Sie alle hier vorgestellten Richtlinien für das Hochgeschwindigkeitsdesign ernsthaft in Betracht ziehen und anfangen, sie in die Praxis umzusetzen.
Mit Hochgeschwindigkeiten, die weit in den Sub-Nanosekunden-Bereich reichen, insbesondere bei neueren PCIe-Generationen, und um Hochgeschwindigkeits-Netzwerkgeräte zu unterstützen, sollte jeder Designer einige grundlegende Richtlinien für das Routing von Hochgeschwindigkeits-PCBs im Kopf behalten. Mit neueren Geräten, die kontinuierlich die Geschwindigkeitsgrenze überschreiten, müssen Sie wahrscheinlich alle diese Richtlinien berücksichtigen, anstatt nur einige auszuwählen, um Ihre Anwendung zu erfüllen.
Ihr Stackup ist sowohl für die Signalintegrität als auch für die Leistungsintegrität wichtig. Ähnlich, wenn sich die Signalbandbreiten weiter in den Bereich von 10 GHz und darüber hinaus erstrecken, insbesondere bei mehrstufigen Signalkodierungsschemata (nehmen Sie als Beispiel PAM4 für 400G-Netzwerke), müssen Sie die Impedanz Ihrer Verbindungen kontrollieren, um eine ordnungsgemäße Terminierung und Anpassung sicherzustellen. Sie müssen auch Ihre Leiterbahngröße richtig wählen, um das Klingeln zu minimieren (d.h., die transiente Antwort kritisch zu dämpfen), während Sie die Impedanz konstant halten. Dies erfordert sorgfältige Stackup-Engineering und Interconnect-Design.
Mit dem gemeinsamen Modus-Rauschen als einem großen Problem bei der Signalintegrität müssen Sie eine ausreichende Kopplung über die Länge der differentiellen Paare als Teil der kontrollierten Impedanzverdrahtung sicherstellen. Dies erfordert auch eine Phasenanpassung entlang der Länge eines differentiellen Paares. Der gekoppelte Bereich sollte direkt zum Empfänger führen, wo möglich, während jeder entkoppelte Bereich längeangepasst und auf den Treiber in Ihrer Verbindung beschränkt sein sollte. Dies stellt sicher, dass jedes gemeinsame Modus-Rauschen als perfekt in Phase angesehen wird und somit vollständig am Empfänger unterdrückt wird.
Mit schnelleren Anstiegszeiten ergibt sich die Notwendigkeit, Substratmaterialien mit geringerem Verlustwinkel und flacher Dispersion zu finden. Dispersion ist hier sehr wichtig, da sie eine kontinuierliche Änderung der Impedanz und des Ausbreitungskoeffizienten entlang der Länge einer Verbindung erzeugt. Erstens führt Dispersion dazu, dass sich elektromagnetische Pulse (d.h. digitale Signale) während ihrer Ausbreitung ausbreiten. Zweitens wird die Impedanz, die am ansteigenden Rand des Signals gesehen wird, nicht mit der am abfallenden Rand des Signals im Vorhandensein starker Dispersion übereinstimmen, was zu starker Verzerrung führt. Sie sollten sicherstellen, dass die Dielektrizitätskonstante über die relevante Bandbreite flach ist, die leicht 30 GHz bei PAM4 mit 12 Gbps umspannt.
Leiterbahnen sollten so kurz wie möglich verlegt werden, damit die Leistungsverluste minimiert werden. In Fällen, in denen Dispersion ein Problem darstellt, hilft dies, die Pulsverzerrung zu minimieren, da sich Pulse aufgrund der Dispersion dehnen werden. Vias auf Leiterbahnen sollten ebenfalls minimiert werden, da sie eine Impedanzdiskontinuität erzeugen können, wenn sie nicht mit exakter Impedanz entworfen wurden. Alle vorhandenen Vias auf einer Verbindung sollten zurückgebohrt werden, da jeder verbleibende Via-Stummel eine weitere Impedanzdiskontinuität darstellt, somit bieten sie eine weitere Gelegenheit für Signalreflexionen. Diese Stummel können auch bei hohen Geschwindigkeiten/Frequenzen resonieren, was bedeutet, dass sie als Antennen wirken, die Störungen in benachbarte Verbindungen einkoppeln.
Variation der charakteristischen Impedanz von Mikrostreifenleitungen mit der Frequenz. Ein Dank geht an Yuriy Shlepnev von Simberian für die Erstellung dieser Abbildung.
Bei einfachen OOK- oder NRZ-modulierten Signalen haben Sie effektiv zwei Signalebenen, die Ihre binären EIN/AUS-Zustände definieren. Tatsächlich wird Ihre Datenrate durch die Anstiegs-/Abfallzeit der Signale begrenzt, wie sie vom Treiber auf einer differentiellen Verbindung bereitgestellt werden. Der Übergang zu höheren Datenraten hat die Anstiegs- und Abfallzeiten an ihre Grenzen gebracht, letztendlich bis hin zu Pikosekunden-Niveaus bei 32, 56 und 112 Gbps.
Dies führt auch dazu, dass die Toleranzen für Jitter extrem niedrig gehalten werden müssen, was eine ausreichende Stromstabilität erfordert, um sicherzustellen, dass das Rauschen auf dem Strombus sich nicht auf den Ausgang eines ICs mit hohem Stromverbrauch überträgt. Es ist üblich, dass bei ICs, die angetrieben werden, durch Rauschen auf einem PDN etwa ~1 ps/mV Jitter induziert wird. Hier muss die Impedanz Ihres PDN auf Milliohm-Niveau oder darunter sinken, um das Rauschen auf einem PDN auf bis zu ~2% für 1,2 V Geräte zu reduzieren, was einer Spannungsschwankung von ~30 mV Spitze-zu-Spitze entspricht. Sie müssen den Jitter auf das ~1 ps Niveau oder darunter bringen, was für PCBs, die mehrstufige Signalisierung verwenden, angemessen wird.
Bei so niedrigen Signalpegeln erfordert die Erhöhung der Datenrate die Arbeit mit einer höheren Bandbreitendichte, indem mehr Kanäle parallel geroutet werden. In Netzwerkgeräten wird dies weiterhin die Verwendung von differentieller Signalisierung zur Schnittstelle mit mehr parallelen Tx- und Rx-Multiplexkanälen in ultraschnellen Glasfasernetzwerkgeräten beinhalten. Optiken werden direkt auf die PCB montiert und mit Systemchips unter Verwendung von schnellen Photodioden und VCSELs mit höherer Bandbreite verbunden.
Platinenmontierte optische Baugruppe zur Schnittstelle mit einem Systemcontroller auf einem Backplane.
Wie können Designer die Datenraten weiter erhöhen, um den Anforderungen in neueren Netzwerkgeräten und anderen fortschrittlichen Anwendungen gerecht zu werden? Falls Sie noch nicht sehen, wohin dies führt, werden wir eine Konvergenz zwischen Optik und Elektronik auf der PCB-Ebene erleben, die letztendlich die IC-Ebene erreichen wird. Die großen IC-Hersteller kommen bereits zusammen, um eine Lieferkette für silizium-photonic ICs zu entwickeln und ein gewisses Maß an Standardisierung für diese neuen Produkte zu schaffen. Dies wird viele der Herausforderungen in Bezug auf die Signalintegrität lindern und einige Designbeschränkungen für die PCB-Gemeinschaft lockern, aber es wird auch die Designer dazu zwingen, die Art und Weise, wie sie fortschrittliche Produkte erstellen, neu zu denken.
Das umfassende Set an Routing-Tools in Altium Designer® ist ideal, um die hier vorgestellten Richtlinien für das Hochgeschwindigkeits-PCB-Routing zu definieren und umzusetzen, und vieles mehr. Sie können Ihre wichtigen Hochgeschwindigkeits-Routing-Richtlinien als Designregeln definieren und die Signalintegrität mit leistungsstarken Simulationstools untersuchen. Diese Tools sind in eine einzige Plattform integriert, was ihre schnelle Eingliederung in Ihren Arbeitsablauf ermöglicht.
Kontaktieren Sie uns oder laden Sie eine kostenlose Testversion herunter, wenn Sie mehr über Altium Designer erfahren möchten. Sie erhalten Zugang zu den branchenführenden Werkzeugen für Layout, Simulation und Datenmanagement in einem einzigen Programm. Sprechen Sie noch heute mit einem Altium-Experten, um mehr zu erfahren.