Wie beeinflusst das Package PDN die Leistungsintegrität?

Immer wenn wir etwas in der Art sagen, dass „Komponenten ohne ein korrekt entworfenes PCB nicht funktionieren können“, müssen wir nur die Verpackung der Komponenten betrachten, um Beweise zu finden. Es stimmt, dass Komponentenverpackungen mit Parasiten kommen, die die Signalintegrität beeinflussen, aber es gibt einen Bereich, den wir oft bei der Betrachtung der Komponentenverpackung nicht beachten: die Leistungsintegrität.

Jedes Komponentenpaket und jeder Halbleiterchip hat sein eigenes PDN (Power Distribution Network), und wenn die On-Chip-Struktur in eine PDN-Simulation einbezogen wird, wird deutlich, dass die Struktur des Chips die Leistungsintegrität beeinflussen wird. Darüber hinaus werden in fortgeschrittenen Paketen und Modulen, die auf Substraten und Interposer gebaut sind, bestimmte in das Paket integrierte Komponenten die Leistungsintegrität beeinflussen, einschließlich allem von der On-Chip-Kapazität bis zu einem aktiven Leistungsmanagement-Die.

In diesem Artikel werde ich untersuchen, wie das PDN in der Komponentenverpackung die Entwurfspraktiken für PCB-Designer beeinflusst. Unten finden die Leser auch ein typisches Modell, das das PDN in einem PCB beschreibt, das auch die Verpackung der Lastkomponente im PCB berücksichtigt.

Effekte des PDN der Verpackung

Genau wie jedes Element, das wir in eine PCB einfügen, hat das Package PDN kapazitives und induktives Verhalten, das seine elektrische Reaktion auf einen schnellen Impuls beeinflusst. Wenn ein integrierter Schaltkreis zu einer PCB hinzugefügt wird, ändern diese Package-Parasiten das PDN-Impedanzspektrum, wie es an einem Testfahrzeug gemessen wird. Das Ergebnis ist, dass wir drei PDN-Impedanzen haben:

• Off-Chip: die PDN-Impedanz nur auf der Leiterplatte, einschließlich aller Ebenen/Schienen, des Spannungsreglers, der Kondensatorbänke und der Durchkontaktierungen (Vias)
• On-Chip: die PDN-Impedanz nur auf dem Chip, einschließlich aller On-Die-Ebenen, Kapazitäten, Kontakte (Bumps) und Durchkontaktierungen
• Äquivalente PDN-Impedanz: die Gesamtimpedanz des Chips + Platine, wenn die beiden Modelle zusammengekoppelt werden

Die On-Chip-PDN-Impedanz kann bestimmt werden, indem ihre Z-Parameter-Matrix durch Entflechtung aus Messungen eines (Chip + Platine) Testvehikels ermittelt wird. Mit anderen Worten, sobald der Chip auf die Platine gesetzt wird, kombinieren sich die beiden Impedanzen, um das äquivalente Impedanzspektrum zu liefern. Dies ist das tatsächliche Impedanzspektrum, das die PDN-Impedanzantwort bei höheren Signalbandbreiten, die in den GHz-Bereich reichen, erzeugt. Wir können den Antwortbereich bestimmen, in dem die On-Chip-PDN-Impedanz wichtig ist, indem wir die typischen Impedanzspektren im Chip und auf der Platine unabhängig voneinander näher betrachten.

Beispiel für Board- und Package-PDN-Impedanz

Die beiden untenstehenden Grafiken zeigen ein Beispiel für die PDN-Impedanz einer PCB und das PDN-Impedanzspektrum für ein fortschrittliches 3D-integriertes Paket, das an verschiedenen Punkten abgetastet wird. In diesem Beispiel-Paket sind mehrere Chips auf einem Interposer gestapelt und mit Durch-Silizium-Vias verbunden. Die Grafiken unterscheiden sich deutlich, wie im Folgenden beschrieben wird.

Die äquivalente Impedanz ist im Wesentlichen die zwei Impedanzspektren für das Board und den Chip, die als kaskadierte Netzwerke platziert werden (z.B. parallel, siehe das Modell unten). Das bedeutet, dass die PDN-Impedanz auf dem Chip das Impedanzspektrum bei 1 GHz und darüber dominieren wird, und so wird das Stromschienenrauschen, das auf dem Board beobachtet wird, von den Bandbreitenbeiträgen jedes Teils des Systems abhängen.

Es gibt eine wichtige Konsequenz aus dieser Tatsache:

Mit diesen Informationen ausgestattet, worauf kann sich ein PCB-Designer konzentrieren, um sicherzustellen, dass die Platine unterhalb der Zielimpedanz des PDN innerhalb der erforderlichen Bandbreite arbeitet? Dafür ist es hilfreich, die Komponenten eines PDN im Gehäuse und auf der PCB zu betrachten.

Board + Package PDN Impedanzmodell

Ich habe die Board-Level-PDN-Impedanz in anderen Artikeln behandelt, hauptsächlich in diesem kürzlichen Artikel. Ein Modell, das sowohl die Beiträge der PCB als auch des Gehäuses zur PDN-Impedanz umfasst, wird unten gezeigt.

Dieses Modell berücksichtigt ein Gehäuse mit einem einzelnen Die; ein Gehäuse mit mehreren Dies (entweder 2.5D oder 3D integriert) würde diese Dies parallel geschaltet mit ihren eigenen induktiven Verbindungen durch Bumps einschließen. Die On-Chip-Kapazität könnte sowohl Bulk-Kapazität sein, die in den Die eingebaut ist (Gehäuse-Stromebenen), als auch On-Chip-Kondensatoren, wie man sie in CPU-Paketen sehen würde.

Am höchsten Frequenzende der PDN-Impedanz der PCB können wir sehen, dass die Plattenkapazität dominiert. Dies liegt daran, dass sie die niedrigste Induktivität aufweist und tendenziell eine etwas niedrige Kapazität hat. Um die Impedanz zu verringern

• Verwenden Sie physisch größere Ebenen
• Verwenden Sie ein dünneres trennendes Dielektrikum zwischen Strom und Masse
• Verwenden Sie ein Dielektrikum mit höherem Dk, wie ein eingebettetes Kapazitätsmaterial

Diese Maßnahmen werden die Kapazität der Ebenen erhöhen, aber die Induktivität der Ebenen verringern. Daher können Sie wahrscheinlich die PDN-Impedanzkurve zwischen 100 MHz und 1 GHz mit diesen Maßnahmen senken, wenn Sie Strom für Signale mit sehr hoher Bandbreite liefern müssen.

Was passiert im Gehäuse?

Im Inneren des Gehäuses einer fortschrittlichen Komponente sehen wir einige Hauptmerkmale, die die Leistungsintegrität in einem System jenseits von 1 GHz Bandbreiten bestimmen:

• Paare von Strom-/Masseebenen im Gehäuse
• Kugel-/Durchkontaktierungen und Bumps
• Im Gehäuse verwendete On-Chip-Kondensatoren

Einige Gehäuse werden Schaltkreise zur Energieverwaltung enthalten, die einen Satz von im Gehäuse eingebauten Kondensatoren und On-Chip-Kapazitäten umfassen, die in tiefen, schmalen Gräben im Silizium-Die gebildet werden. In einigen CPU-Gehäusen besteht der Ansatz darin, diese Komponenten auf dem Gehäusesubstrat zu platzieren und sie direkt mit dem Die zu verbinden, um die Schleifeninduktivität zu minimieren und die Betriebsbandbreite weit in den GHz-Bereich zu erweitern. Dies ist fast identisch mit der Art und Weise, wie Sie Entkopplungskondensatorverbindungen zu einem BGA platzieren würden.

Jenseits von 1 GHz hat der Verpackungsdesigner letztendlich die Kontrolle über die Impedanz des Package PDN und darüber, ob die Stromschiene starke Geräusche im GHz-Bereich aufweisen wird. Als PCB-Designer haben Sie keine Kontrolle darüber, was im Package PDN passiert, es sei denn, Sie übernehmen eine direkte Rolle bei der Gestaltung des Substrats, des Interposers und der Verbindungsarchitektur innerhalb des Pakets. Dies ist nicht die typische Rolle, die PCB-Designer spielen, obwohl es möglich ist, dass dies in Zukunft beginnen wird.

Wenn Sie bereit sind, einen PCB-Stackup und ein Layout zu erstellen, das eine starke Entkopplung bis in den GHz-Bereich bietet und somit eine stabile Stromversorgung gewährleistet, nutzen Sie das komplette Set an Produktdesign-Tools in Altium Designer. Die CAD-Funktionen in Altium Designer ermöglichen alle Aspekte des System- und Produktdesigns, von der Verpackung und dem PCB-Layout bis hin zum Design von Kabelbäumen und Kabeln. Wenn Sie Ihr Design abgeschlossen haben und Dateien an Ihren Hersteller weitergeben möchten, macht die Altium 365-Plattform die Zusammenarbeit und das Teilen Ihrer Projekte einfach.

Wir haben nur an der Oberfläche dessen gekratzt, was mit Altium Designer auf Altium 365 möglich ist. Starten Sie heute Ihre kostenlose Testversion von Altium Designer + Altium 365.