Wie sich parasitäre Induktivitäten auf Ihren ESD-Schutz auswirken können

Leiterbahnen, Pads und Durchkontaktierungen auf einer PCB zum ESD-Schutz

Als Kind war ich mir sicher, dass ich ein Biologe werden würde. Ich sammelte alle möglichen Insekten, Eidechsen und Kaulquappen und gab den größten Teil meines Taschengeldes für Aquarien aus, in denen meine verschiedenartigen Kreaturen lebten. Eine Sache hat mich jedoch bereits damals wirklich abgeschreckt: Ich finde Parasiten einfach nur eklig. Ich kann eine Gottesanbeterin oder Schlange ohne Probleme über mich hinweg kriechen lassen. Beim Anblick eines Bandwurms aber kommt mir jedoch das Würgen. Schließlich schlug ich dann den Weg ins Ingenieurwesen ein, wo definitiv nichts am Wochenende regelmäßig gefüttert werden muss. Auch wenn parasitäre Schaltungsparameter nichts Gutes sind, musste ich mich ihretwegen noch niemals bei der Arbeit übergeben.

Insbesondere parasitäre Induktivitäten (L) können erheblichen Einfluss darauf haben, wie effektiv Ihr ESD-Schutz (elektrostatischen Entladungen) ist. Die korrekte Auslegung Ihrer Schnittstellen und die Verwendung von Suppressordioden (TVS) an Ihren Eingängen sind hierbei entscheidende erste Schritte. Wenn Sie jedoch nicht für eine Minimierung der parasitären Induktivitäten sorgen, kann all diese Arbeit umsonst gewesen sein. Dies gilt besonders dann, wenn Sie TVS-Dioden verwenden. Wenn eine TVS-Diode einer hohen parasitären Induktivität ausgesetzt ist, kann es im Fall eines ESD-Impulses zu dramatischen Spannungsüberschwingern kommen, gegen die Ihre Bauteile völlig ungeschützt sind.

Ich habe damals viele kleine Lebewesen gehalten, darunter auch Anolis-Echsen. Eine starke Abneigung gegen Parasiten hielt mich jedoch von einer Karriere in der Biologie ab.

Wie wirken sich parasitäre Induktivitäten auf meinen ESD-Schutz aus?

Wir können dies herleiten, wenn wir uns die Induktivität in einer TVS-Schutzschaltung anschauen und uns an unseren Einführungskurs über elektronische Schaltungen erinnern.

Die ESD-Spannung (VESD) kann wie folgt betrachtet werden: VESD = VBREAKDOWN(TVS) + RDYNAMIC(TVS)*IESD + LESD(dIESD/dt). Wenn Sie wirklich tief in die Mathematik einsteigen möchten, bietet Texas Instruments eine beeindruckende schrittweise Anleitung. Für diejenigen von uns, die sich das Ganze lediglich in der Mittagspause zu Gemüte führen, ist der letzte Term am wichtigsten: LESD(dIESD/dt). Da t sehr klein ist, wird dIESD/dt enorm groß sein. Auch wenn die Induktivität LESD sehr klein ist, kann  trotzdem eine enorme Spannungsspitze im System entstehen.

Wie minimiere ich meine parasitären Induktivitäten?

Was können Sie also tun, wenn das Problem in den Leiterbahnen Ihres PCB steckt? Der Schlüssel ist eine intelligente Bauteilplatzierung, um Shunt-Pfade und die daraus resultierenden parasitären Induktivitäten zu minimieren.

Minimieren Sie jegliche Induktivität von der TVS zur Masse, indem Sie Ihre Leiterbahnen kurz halten und ein direktes Routing nutzen. Verwenden Sie für das Anschließen der Massefläche weder Stichleitungen noch Durchkontaktierungen, sodass es keine zusätzlichen Pfadlängen oder Materialien gibt, die zu LGND beitragen.

Das gleiche gilt auch für den Eingang des TVS: Halten Sie das Ganze kurz und nutzen Sie keine Stichleitungen und Durchkontaktierungen. Auch LESD kann sich negativ auf Ihre parasitäre Induktivität und den ESD-Schutz auswirken. Ordnen Sie daher auch die TVS in der Nähe der Eingangsbuchse an. Abgesehen davon, dass dies die parasitären Induktivitäten gering hält, wird es auch eine Kopplung des ESD-Impulses in benachbarte Leiterbahnen verhindern.

Minimieren Sie die Länge von Leiterbahnen und verwenden Sie für die Verbindung Ihrer TVS keine Stichleitungen und Durchkontaktierungen.

Wie positioniere ich meine empfindlichen Bauteile?

Ordnen Sie empfindliche Bauteile, die Sie schützen möchten, in größerer Entfernung von der TVS-Diode an. Schließlich wollen Sie nicht nur die Induktivität LESD gering halten, sondern auch das Verhältnis von LIC zu LInput auf der Schutzleitung maximieren. Auf der Webseite Machine Design wird dies folgendermaßen erklärt: „Die Nichtlinearität von LIC agiert als Puffer für die anfängliche Spitze des ESD-Stromimpulses. Dies sorgt für einen erheblichen Spannungsabfall in Richtung des IC. Diese Induktivität wird umso geringer, je näher sich der ESD-Schutzbaustein am IC befindet. Der Spannungsabfall schrumpft dann bis zu dem Punkt, an dem es keinen zusätzlichen Vorteil bietet.“

Indem Sie Ihre empfindlichen Bauteile weiter entfernt vom Eingang und vom TVS-Schutz platzieren, können Sie im Grunde genommen durch eine Verringerung der Spannungsspitze des ESD-Impulses, der auf Ihre Bauteile wirkt, einen Teil des parasitären Widerstands für sich arbeiten lassen.

Wenn Sie ähnliche Methoden zum ESD-Schutz in mehreren Produkten verwenden, können Sie Ihre Schaltungen einmalig entwerfen und sie dann in modularen Designs nutzen, die eine Wiederverwendung einfach machen. PCB-Software wie Altium Designer macht die Implementierung von modularen Designs leicht und hilft Ihnen dabei, Ihre PCBs zu schützen. Sie können jederzeit einen Vertreter von Altium kontaktieren, der Ihnen beim Einstieg behilflich sein wird.