Capacitancia Interplana y Apilamientos de PCB

Este artículo tiene como objetivo proporcionar información sobre la capacitancia interplana y orientación para el proceso de diseño de apilamientos de PCB. Es útil observar la evolución de la tecnología a medida que ha pasado el tiempo para ver cómo han cambiado las demandas sobre el apilamiento de PCB.

En los primeros días de la fabricación de PCB, los circuitos lógicos eran tan lentos que las únicas preocupaciones eran cómo hacer conexiones entre partes lógicas o discretas y proporcionar un camino para la alimentación de CC a cada parte. Todo lo que se necesitaba hacer era proporcionar suficientes capas de señal para todos los cables, y suficiente cobre en los caminos de alimentación para entregar la energía de CC con un mínimo de caída o descenso. No importaba qué tela de vidrio se usaba en el laminado y prepreg, o cuál era el sistema de resina, o cuán grueso era cada pieza de laminado. El objetivo era el PCB de menor precio que pudiera resistir el proceso de soldadura y ser confiable.

Finalmente, los circuitos integrados (IC) se volvieron lo suficientemente rápidos como para que problemas como las reflexiones y el diafonía importaran. La familia lógica que logró esto fue ECL. En ese momento, los principales usuarios de ECL eran grandes compañías de computadoras como IBM, Control Data y Cray Research. Estas compañías tenían ingenieros en plantilla que realizaban los cálculos de impedancia necesarios para diseñar los apilamientos, y contaban con sus propias instalaciones de fabricación de PCB internas, ya que los fabricantes del mercado público aún no tenían la capacidad de controlar la fabricación necesaria para cumplir con sus requisitos.

A mediados de la década de 1980, TTL, el tipo de lógica más común utilizado en ese entonces, se volvió lo suficientemente rápido como para que las reflexiones se convirtieran en un problema que requería que los PCB tuvieran impedancia controlada. Pocos, si es que alguno, de los ingenieros que diseñaban con TTL y CMOS tenían algún entendimiento de cómo lograr un PCB de impedancia controlada, por lo que exigían que el fabricante entregara PCBs con una impedancia conocida, generalmente de 50 ohmios. Los fabricantes no tenían esta capacidad ya que su conjunto de habilidades incluía chapado, grabado, laminación y perforación. Aún así, los ingenieros exigían que los fabricantes hicieran los cálculos de impedancia. El autor estuvo presente durante este tiempo y pasó muchas horas ayudando a los fabricantes a desarrollar la capacidad de calcular la impedancia. Su habilidad en esta tarea era muy irregular y, en muchos casos, todavía lo es hoy.

Poco después de esto, el acoplamiento entre pistas que corrían una al lado de la otra se convirtió en un problema que requería que los diseñadores tuvieran cuidado con qué tan cerca, lado a lado y por encima y por debajo se trazaban las pistas.

Para mediados de los años 90, las velocidades habían aumentado a tal punto que la mayoría de los productos fallaban en EMI debido a la necesidad de capacitancia que funcionara por encima de 100 Mhz. Ninguno de los capacitores discretos colocados en los rieles de alimentación podía resolver este problema debido a su inductancia de montaje. Esto dio lugar a lo que se conoce como capacitancia interplano o capacitancia enterrada. La capacitancia interplano se crea colocando los planos de alimentación y tierra muy cerca uno del otro, típicamente, a menos de 3 mils.

Así que, ahora tenemos tres demandas colocadas en el diseño de apilado: impedancia controlada, control de acoplamiento y la necesidad de capacitancia interplano. Algunos fabricantes podrían conseguir la impedancia correcta en un apilado, pero no hay forma de que puedan tener en cuenta los otros dos. Esta responsabilidad recae en el ingeniero de diseño, quien es el único que sabe lo que se necesita y cómo implementar el control requerido.

Para mediados de la década de 2000, la velocidad de muchos pares diferenciales se había vuelto tan rápida que la trama de vidrio utilizada en el laminado y el prepreg podía inducir un fenómeno conocido como desviación (skew) que destruía la señal. La desviación es la falta de alineación de los dos lados de un par diferencial cuando llegan al receptor. Además, las pérdidas en el laminado comenzaron a afectar estas señales de alta velocidad, obligando al equipo de ingeniería a buscar laminados de baja pérdida que satisficieran los objetivos de pérdida así como todos los requisitos mencionados anteriormente. Una discusión detallada de los materiales disponibles para satisfacer todas estas necesidades se encuentra en el Capítulo 3 de este documento.

Por todas las razones discutidas anteriormente, el ingeniero de diseño debe tomar el control del diseño. Para hacer esto con éxito, es esencial tener un entendimiento profundo del proceso de fabricación y de los materiales. Esta sección cubrirá todos los temas involucrados en el diseño de apilamientos de PCB que cumplan con las cuatro restricciones: impedancia controlada, gestión del diafonía, creación de una capacitancia interplana adecuada y especificación de la trama correcta para gestionar la desviación.

ORGANIZANDO LAS CAPAS CON LA CAPACITANCIA INTERPLANA EN MENTE

Una vez que se ha determinado el número de planos de alimentación, planos de tierra y capas de señal para un diseño dado, organizarlos de tal manera que se cumplan todas las reglas de integridad de señal y se satisfagan las necesidades de entrega de energía es una serie de compromisos. Si hay necesidad de capacitancia entre planos, será necesario organizar las capas de modo que los planos de tierra y de voltaje estén espaciados cercanamente entre sí. La Figura 2.1 es un ejemplo de hacer compromisos entre las capas de enrutamiento y la capacitancia del plano de alimentación para un PCB de diez capas. El apilamiento en el lado izquierdo de la Figura 2.1 tiene seis capas de señal, pero solo tiene un par de planos espaciados cercanamente. Esto es bueno para el espacio de enrutamiento, pero no tan bueno para la entrega de energía si hay necesidad de capacitancia entre planos. El apilamiento en el lado derecho tiene solo cuatro capas de enrutamiento (las dos capas exteriores están demasiado lejos del plano más cercano para lograr la impedancia adecuada), pero ahora tiene dos conjuntos de pares de planos. Esto es bueno para la capacitancia entre planos, pero no tan bueno para el espacio de enrutamiento.

Figura 2.1 Dos maneras posibles de organizar las capas en un PCB de diez capas.

En ambos casos mencionados anteriormente, todas las capas de señal están emparejadas con planos a través de piezas de laminado excepto las dos capas exteriores. Como se mencionó anteriormente, estas capas estarán demasiado lejos del plano más cercano para lograr la impedancia adecuada. Se pueden utilizar para trazas de alimentación y almohadillas de montaje de componentes.

Una vez que se ha determinado la disposición de las capas, el siguiente paso es seleccionar el grosor de cada capa dieléctrica para lograr el mejor rendimiento al menor costo. Para minimizar el diafonía, es aconsejable seleccionar el laminado más delgado que cumpla con los objetivos de SI para el espacio entre las capas de señal y sus planos asociados. Una vez hecho esto, se calcula el ancho de la traza necesario para lograr la impedancia objetivo. A continuación, se selecciona el grosor del prepreg entre los planos de alimentación para satisfacer los requisitos de tensión de ruptura y permitir suficiente resina para llenar los vacíos en los planos adyacentes. Esto generalmente será una sola capa de vidrio que comienza con tres mils de grosor y se prensa hasta aproximadamente 2.5 mils.

En el ejemplo a la derecha en la Figura 2.1, hay tres capas de prepreg que quedan por elegir. Estas son la que está en el centro del apilado y las dos justo debajo de las capas exteriores. (Las capas exteriores en este apilado no son utilizables como capas de impedancia controlada, por lo que su altura sobre sus planos subyacentes no es crítica.) El grosor de estos tres espacios se puede utilizar para agregar material con el fin de llegar al grosor final deseado, ya que los cambios de grosor en estas tres áreas tienen poco efecto en el rendimiento general del PCB.

DOCUMENTACIÓN DEL APILADO DE PCB

A medida que la velocidad de las señales continúa aumentando, las demandas impuestas al PCB se vuelven más complejas. Algunas de esas demandas, como se mencionó anteriormente, son la impedancia controlada, el crosstalk controlado, la capacitancia entre planos, la gestión de la pérdida de trayectoria y el control del estilo de tejido de vidrio.

Por estas razones, la documentación requerida también se ha vuelto más compleja. El dibujo de apilamiento debe contener más información que en el pasado, y las notas de fabricación necesitarán ser ampliadas. La Figura 2.2 es un ejemplo de la cantidad de información que debe incluirse en el dibujo de apilamiento para asegurar que el PCB sea fabricado correctamente. Nótese que no hay información de impedancia en el dibujo de apilamiento. La razón de esto es que también se deben cumplir todos los otros requisitos. Por lo tanto, el dibujo de apilamiento especifica la sección transversal total del PCB que cumple con todos los objetivos de SI. El ingeniero de diseño debe determinar todos estos, incluida la impedancia, y especificar la sección transversal total.

Figura 2.2 Un Dibujo de Apilamiento con Información Adecuada

CAPACITANCIA INTERPLANA Y OTRAS CALCULACIONES REQUERIDAS AL DISEÑAR UN APILAMIENTO

Como se mencionó anteriormente, hay una serie de cálculos que deben realizarse para llegar a un dibujo de apilamiento final y las reglas de enrutamiento para un diseño. Entre estos se encuentran;

• Impedancia

• Espaciado para evitar diafonía

• Capacitancia interplana requerida

• Pérdida de traza permitida

• Desviación permitida

CÁLCULO DE IMPEDANCIA

El método más preciso para calcular la impedancia es con una herramienta que utiliza las ecuaciones de Maxwell. El método menos fiable es usar cualquiera de las ecuaciones que alguna vez fueron la única opción. Hay una serie de productos en el mercado que utilizan las ecuaciones de Maxwell en un solucionador de campo 2D. Cualquiera de estos produce respuestas precisas siempre que se utilicen las constantes dieléctricas correctas. La constante dieléctrica correcta para cada tipo de laminado se obtiene de la información del laminado del fabricante del laminado. La Tabla 2.1 es una hoja de información de laminado típica con la constante dieléctrica (er o Dk) como función de la frecuencia. Nótese que el Dk varía tanto con el contenido de resina como con la frecuencia. Es imperativo que se utilice el valor correcto al calcular la impedancia. Desafortunadamente, el autor ha descubierto que muchos fabricantes no utilizan los valores correctos de Dk al calcular la impedancia, resultando en PCBs que se fabrican con la impedancia incorrecta.

Información cortesía de Isola

Tabla 2.1 Una Tabla de Información de Laminado Típica

Herramientas de cálculo de impedancia comúnmente disponibles en la industria de PCB incluyen:

• Polar Instruments SI8000 y SI9000

• Mentor Graphics Hyperlynx

• Z-ZERO

• Cadence

• HFSS

• ADS

Todas estas herramientas producen impedancias precisas y son comparables en precisión. Polar SI8000 es la herramienta más utilizada en los fabricantes.

Una nueva alternativa está disponible desde el lanzamiento de Altium Designer^® 19, el Administrador de Apilado utiliza el solucionador Simbeor SFS para cálculos precisos de impedancia con una precisión validada y verificable. Véalo en acción: 

Vea más sobre la precisión de la impedancia y las pérdidas en la nota de aplicación 2018_05 aquí.

CÁLCULO DEL ESPACIAMIENTO PARA EL DIAFONÍA

La diafonía es la interacción no deseada entre dos pistas que están demasiado cerca una de la otra. Los apilados en la Figura 2.1 tienen pares de capas de señal una encima de la otra. Si una señal en una de esas capas se encuentra justo encima de una en la otra capa, la diafonía crecerá tan rápidamente que ninguna cantidad de superposición a las velocidades de la tecnología actual puede permitirse sin causar un problema de diafonía. La única estrategia de enrutamiento segura en este caso, es enrutarse una capa en la dirección X y la otra en la dirección Y.

Cuando las pistas se ejecutan una al lado de la otra en la misma capa, se debe tener cuidado de asegurar que el espaciado entre pistas y la altura del plano más cercano sean tales que se cumplan los objetivos de diafonía. La única manera de llegar a reglas de espaciado confiables es emplear una de las herramientas de simulación diseñadas para este propósito. Reglas como 2H o 3H son arbitrarias e inseguras de usar.

CÁLCULO DE CAPACITANCIA INTERPLANO

La capacitancia interplano, la capacitancia formada por dos planos colocados muy cerca uno del otro, ha demostrado ser necesaria para proporcionar las corrientes de conmutación rápidas requeridas por la lógica moderna para impulsar líneas de transmisión y suministrar corriente a los núcleos de los IC. No incluir suficiente capacitancia interplano en un diseño es la fuente más común de fallos de EMI.

Determinar la cantidad de capacitancia interplano necesaria se logra empleando una de las herramientas analíticas diseñadas para este propósito. El diseño del apilado de PCB no puede completarse sin realizar este análisis.

PÉRDIDA ADMISIBLE EN LAS PISTAS

A medida que las velocidades de los enlaces de datos continúan aumentando, el potencial de degradación de la señal debido a pérdidas a lo largo de la longitud de las trayectorias de señal, desde pérdidas en los dieléctricos y el cobre, puede volverse significativo. Decidir si la pérdida en un camino propuesto es aceptable basado en el ancho del trazo y las propiedades de pérdida del dieléctrico es un análisis complejo que requiere una herramienta como ADS, HFSS, Hyperlynx Gigahertz o una herramienta similar.

Hay una serie de laminados en el mercado que han sido diseñados para tener pérdidas muy bajas. Decidir cuándo un diseño necesita uno de estos depende de cuatro cosas. Estas son:

• Longitud de la trayectoria de la señal

• Contenido de frecuencia de esta señal

• Capacidad del par transmisor/receptor para compensar la pérdida

• Rugosidad del cobre en los planos y en los trazos

El ancho del trazo no está en esta lista porque se ha demostrado que para los anchos de trazo permitidos en la mayoría de los diseños, cambiar el ancho del trazo para reducir la pérdida (haciendo los trazos más anchos), no es un método útil para reducir la pérdida.

DESVIACIÓN PERMITIDA

El sesgo es la desalineación en tiempo de las dos señales en un par diferencial a medida que llegan al receptor. La principal fuente de sesgo no deseado son las diferencias en el tiempo de viaje en cada traza debido a la forma desigual en que las fibras en la trama de vidrio están espaciadas. A medida que las velocidades de los enlaces de pares diferenciales continúan aumentando, el efecto de una trama incorrecta puede causar que un diseño falle debido a un exceso de sesgo. 

¿Te gustaría saber más sobre cómo Altium puede ayudarte con tu próximo diseño de PCB? Habla con un experto en Altium o accede a una de nuestras prácticas páginas de soluciones para ayuda con tu apilado de capas en el diseño de PCB.