인터플레인 커패시턴스와 PCB 스택업

이 기사는 평면간 커패시턴스에 대한 통찰과 PCB 스택업 설계 과정에 대한 지침을 제공하려는 목적으로 작성되었습니다. 기술의 진화를 시간이 지남에 따라 살펴보는 것이 PCB 스택업에 대한 요구가 어떻게 변화했는지 이해하는 데 유용합니다.

PCB 제작 초기에는 논리 회로가 매우 느려서 고려해야 할 사항은 논리 또는 이산 부품 간의 연결을 어떻게 만들고 각 부품에 DC 전력을 공급하기 위한 경로를 제공하는 것뿐이었습니다. 필요한 것은 모든 전선을 위한 충분한 신호 레이어와 DC 전력을 최소한의 전압 강하나 드롭 없이 전달할 수 있는 충분한 구리 전력 경로를 제공하는 것이었습니다. 라미네이트와 프리프레그에 사용된 유리 천이 무엇이었는지, 수지 시스템이 무엇이었는지, 각 라미네이트 조각의 두께가 얼마나 되었는지는 중요하지 않았습니다. 목표는 납땜 과정을 견딜 수 있고 신뢰할 수 있는 가장 저렴한 PCB를 제공하는 것이었습니다.

결국 IC가 충분히 빨라져서 반사와 크로스토크와 같은 문제들이 중요해졌습니다. 이를 실현한 논리 패밀리는 ECL이었습니다. 당시 ECL의 주요 사용자는 IBM, Control Data, Cray Research와 같은 대형 컴퓨터 회사들이었습니다. 이 회사들은 스택업을 설계하기 위해 필요한 임피던스 계산을 수행할 수 있는 엔지니어를 직원으로 두고 있었으며, 공공 시장의 제조업체들이 아직 그들의 요구 사항을 충족시키기 위해 필요한 제조 통제 능력을 갖추지 못한 상태에서 자체 내부 PCB 제작 시설을 보유하고 있었습니다.

1980년대 중반에는 당시 가장 일반적으로 사용되던 논리 유형인 TTL이 충분히 빨라져서 반사가 문제가 되어 PCB가 제어된 임피던스를 가져야 했습니다. TTL과 CMOS로 설계하는 엔지니어 중 거의 아무도 제어된 임피던스 PCB를 어떻게 달성하는지에 대한 이해가 없었기 때문에, 그들은 제조업체에 일반적으로 50 옴인 알려진 임피던스를 가진 PCB를 제공할 것을 요구했습니다. 제조업체들은 도금, 에칭, 라미네이션 및 드릴링을 포함한 기술 세트를 가지고 있었지만 이러한 능력을 갖추고 있지 않았습니다. 그럼에도 불구하고, 엔지니어들은 제조업체에 임피던스 계산을 요구했습니다. 저자는 이 시기에 있었고, 제조업체들이 임피던스를 계산할 수 있는 능력을 개발하는 데 많은 시간을 보냈습니다. 그들의 이러한 작업에 대한 숙련도는 매우 우연에 의존했으며, 많은 경우 오늘날까지도 그렇습니다.

이후 곧, 나란히 놓인 트레이스 간의 크로스토크가 문제가 되어, 디자이너들은 트레이스가 얼마나 가까이 배치되어 있는지, 그리고 위아래로 어떻게 라우팅되는지에 대해 주의를 기울여야 했습니다.

1990년대 중반까지, 속도가 크게 증가하여 대부분의 제품이 100MHz 이상에서 작동하는 커패시턴스가 필요하여 EMI에 실패하게 되었습니다. 전원 레일에 배치된 모든 개별 커패시터는 그들의 장착 인덕턴스 때문에 이 문제를 해결할 수 없었습니다. 이로 인해 인터플레인 커패시턴스 또는 매립 커패시턴스로 알려진 것이 등장하게 되었습니다. 인터플레인 커패시턴스는 전원 평면과 접지 평면을 매우 가깝게 배치함으로써 생성되며, 일반적으로 3밀 미만입니다.

그래서, 이제 우리는 스택업 디자인에 세 가지 요구사항을 두고 있습니다: 제어된 임피던스, 크로스토크 제어, 그리고 인터플레인 커패시턴스가 필요합니다. 일부 제조업체는 스택업에서 임피던스를 올바르게 얻을 수 있지만, 다른 두 가지를 고려할 방법은 없습니다. 이 책임은 필요한 것이 무엇이며 필요한 제어를 어떻게 구현할지 알고 있는 디자인 엔지니어에게 있습니다.

2000년대 중반까지, 많은 차동 쌍의 속도가 너무 빨라져서 라미네이트와 프레프레그에 사용된 유리 섬유가 스큐라고 알려진 현상을 유발할 수 있었으며, 이는 신호를 파괴했습니다. 스큐는 차동 쌍의 양쪽이 수신기에 도착할 때의 불일치입니다. 또한, 라미네이트에서의 손실이 이러한 고속 신호에 영향을 미치기 시작하여, 엔지니어링 팀이 손실 목표뿐만 아니라 위의 모든 요구 사항을 만족시키는 저손실 라미네이트를 찾도록 강요했습니다. 이러한 모든 필요를 충족시키는 데 사용할 수 있는 재료에 대한 자세한 논의는 이 문서의 3장에 포함되어 있습니다.

위에서 논의된 모든 이유로, 설계 엔지니어는 설계를 주도해야 합니다. 이를 성공적으로 수행하기 위해서는 제작 과정과 재료에 대한 철저한 이해가 필수적입니다. 이 섹션에서는 제어된 임피던스, 크로스토크 관리, 적절한 인터플레인 커패시턴스 생성, 스큐 관리를 위한 올바른 직조 지정과 같은 네 가지 제약 조건을 충족하는 PCB 스택업 설계에 관련된 모든 주제를 다룰 것입니다.

인터플레인 커패시턴스를 염두에 두고 층 배열하기

주어진 설계에 대해 전원 평면, 접지 평면 및 신호 레이어의 수가 결정되면, 모든 신호 무결성 규칙을 준수하고 전력 전달 요구 사항을 충족하는 방식으로 이들을 배열하는 것은 일련의 절충입니다. 평면 간 커패시턴스가 필요한 경우, 접지 및 전압 평면이 서로 가까이 배치되도록 레이어를 배열해야 합니다. 그림 2.1은 10층 PCB에 대해 라우팅 레이어와 전원 평면 커패시턴스 사이의 절충을 보여주는 예입니다. 그림 2.1의 왼쪽에 있는 스택업은 신호 레이어가 6개지만, 밀접하게 배치된 평면 쌍은 하나뿐입니다. 이는 라우팅 공간에는 좋지만, 평면 간 커패시턴스가 필요한 경우 전력 전달에는 그다지 좋지 않습니다. 오른쪽의 스택업은 라우팅 레이어가 4개뿐입니다(가장 가까운 평면에서 적절한 임피던스를 달성하기에는 두 외부 레이어가 너무 멀리 있습니다), 하지만 이제 평면 쌍이 두 세트 있습니다. 이는 평면 간 커패시턴스에는 좋지만, 라우팅 공간에는 그다지 좋지 않습니다.

그림 2.1 10층 PCB에서 레이어를 배열하는 두 가지 가능한 방법.

위의 두 경우 모두에서, 신호 층은 두 바깥쪽 층을 제외하고는 모두 평면과 라미네이트 조각을 통해 결합됩니다. 앞서 언급했듯이, 이 층들은 적절한 임피던스를 달성하기 위해 가장 가까운 평면으로부터 너무 멀리 떨어져 있을 것입니다. 이들은 전력 트레이스와 구성 요소 장착 패드에 사용될 수 있습니다.

층의 배열이 결정되면, 다음 단계는 최상의 성능을 가장 낮은 비용으로 달성하기 위해 각 유전체 층의 두께를 선택하는 것입니다. 크로스토크를 최소화하기 위해, 신호 층과 그들의 평면 파트너 사이의 공간에 대한 SI 목표를 충족하는 가장 얇은 라미네이트를 선택하는 것이 좋습니다. 이 작업이 완료되면, 목표 임피던스를 달성하기 위해 필요한 트레이스 폭이 계산됩니다. 이어서, 전력 평면 사이의 프리프레그 두께는 분해 전압 요구 사항을 만족시키고 인접한 평면의 공극을 채울 수 있는 충분한 수지를 허용하기 위해 선택됩니다. 이는 보통 약 2.5밀로 압축될 때 시작하는 단일 유리 플라이가 3밀 두께일 것입니다.

그림 2.1의 오른쪽 예시에서, 선택해야 할 세 개의 프리프레그 층이 있습니다. 이들은 스택업 중앙에 있는 하나와 바깥층 바로 아래의 두 개입니다. (이 스택업에서 바깥층은 제어 임피던스 층으로 사용될 수 없으므로, 그들이 기본 평면 위로 높이는 중요하지 않습니다.) 이 세 공간의 두께는 최종 두께에 도달하기 위해 재료를 추가하는 데 사용될 수 있으며, 이 세 영역의 두께 변화는 PCB의 전체 성능에 큰 영향을 미치지 않습니다.

PCB 스택업 문서화

신호 속도가 계속 증가함에 따라, PCB에 대한 요구사항이 더 복잡해집니다. 위에서 언급한 바와 같이, 일부 요구사항에는 제어 임피던스, 제어 크로스토크, 평면 간 커패시턴스, 경로 손실 관리, 유리 섬유 직조 스타일 제어 등이 포함됩니다.

이러한 이유로, 필요한 문서도 더 복잡해졌습니다. 스택업 도면은 과거보다 더 많은 정보를 포함해야 하며, 제작 노트는 확장되어야 합니다. 그림 2.2는 PCB가 올바르게 제작되도록 스택업 도면에 포함되어야 하는 정보의 양을 예로 든 것입니다. 스택업 도면에 임피던스 정보가 없다는 것을 알 수 있습니다. 이는 다른 모든 요구 사항도 충족되어야 하기 때문입니다. 따라서, 스택업 도면은 모든 SI 목표를 충족하는 PCB의 전체 단면을 지정합니다. 설계 엔지니어는 임피던스를 포함하여 이러한 모든 것을 결정하고 전체 단면을 지정해야 합니다.

그림 2.2 충분한 정보를 포함한 스택업 도면

스택업 설계 시 필요한 인터플레인 커패시턴스 및 기타 계산

앞서 언급했듯이, 최종 스택업 도면과 설계의 라우팅 규칙을 결정하기 위해 수행해야 하는 계산이 여러 가지 있습니다. 이러한 계산에는 다음이 포함됩니다;

• 임피던스

• 크로스 토크 간격

• 필요한 인터플레인 커패시턴스

• 허용 가능한 트레이스 손실

• 허용 가능한 스큐

임피던스 계산

임피던스를 계산하는 가장 정확한 방법은 맥스웰 방정식을 사용하는 도구를 사용하는 것입니다. 가장 신뢰성이 낮은 방법은 한때 유일한 선택지였던 어떤 방정식을 사용하는 것입니다. 시장에는 맥스웰 방정식을 2D 필드 솔버에서 사용하는 여러 제품이 있습니다. 이들 중 어느 것이든 올바른 유전 상수를 사용하면 정확한 답을 제공합니다. 각종 라미네이트의 올바른 유전 상수는 라미네이트 제조업체의 라미네이트 정보에서 얻을 수 있습니다. 표 2.1은 주파수에 따른 유전 상수(er 또는 Dk)를 기능으로 하는 전형적인 라미네이트 정보 시트입니다. Dk가 수지 함량과 주파수에 따라 다양함을 알 수 있습니다. 임피던스를 계산할 때 올바른 값을 사용하는 것이 매우 중요합니다. 불행히도, 저자는 많은 제조업체들이 임피던스를 계산할 때 올바른 Dk 값을 사용하지 않아 잘못된 임피던스로 제작된 PCB가 생산된다는 것을 발견했습니다.

Isola의 정보 제공

표 2.1 전형적인 라미네이트 정보 표

PCB 산업에서 일반적으로 사용 가능한 임피던스 계산 도구는 다음과 같습니다:

• Polar Instruments SI8000 및 SI9000

• Mentor Graphics Hyperlynx

• Z-ZERO

• Cadence

• HFSS

• ADS

이러한 모든 도구들은 정확한 임피던스를 생성하며 정확도 측면에서 비교 가능합니다. Polar SI8000은 제조업체에서 가장 일반적으로 사용되는 도구입니다.

Altium Designer^® 19의 출시 이후 사용 가능한 새로운 대안이 있습니다. Stackup Manager는 Simbeor SFS 솔버를 사용하여 검증되고 검증 가능한 정확도로 정확한 임피던스 계산을 수행합니다. 실제로 확인해 보세요: 

임피던스와 손실의 정확도에 대한 자세한 내용은 앱 노트 2018_05 여기에서.

크로스토크 간격 계산

크로스토크는 너무 가까이 배치된 두 트레이스 간의 원치 않는 상호 작용입니다. 그림 2.1의 스택업에는 서로 위에 있는 신호 레이어 쌍이 있습니다. 이러한 레이어 중 하나의 신호가 다른 레이어의 신호 위에 위치하면, 현재 기술의 속도에서 오버레이를 얼마나 많이 적용하든 크로스토크 문제를 일으키지 않고 허용될 수 없을 정도로 크로스토크가 급격히 증가합니다. 이 경우 유일한 안전한 라우팅 전략은 한 레이어를 X 방향으로, 다른 레이어를 Y 방향으로 라우팅하는 것입니다.

트레이스가 같은 레이어에서 나란히 진행될 때는, 크로스토크 목표를 충족시키기 위해 트레이스 간의 간격과 가장 가까운 평면의 높이가 적절해야 합니다. 신뢰할 수 있는 간격 규칙을 도출하는 유일한 방법은 이 목적을 위해 설계된 시뮬레이션 도구 중 하나를 사용하는 것입니다. 2H나 3H와 같은 규칙은 임의적이며 사용하기에 안전하지 않습니다.

면간 커패시턴스 계산

면간 커패시턴스, 즉 서로 가까이 배치된 두 평면에 의해 형성된 커패시턴스는 현대 로직이 전송선을 구동하고 IC 코어에 전류를 공급하는 데 필요한 매우 빠른 스위칭 전류를 제공하는 데 필요하다고 입증되었습니다. 설계에서 충분한 면간 커패시턴스를 포함하지 않는 것은 EMI 실패의 가장 흔한 원인입니다.

필요한 면간 커패시턴스의 양을 결정하는 것은 이 목적을 위해 설계된 분석 도구 중 하나를 사용하여 수행됩니다. PCB 스택업 디자인은 이 분석을 수행하지 않고는 완성될 수 없습니다.

허용 가능한 트레이스 손실

데이터 링크의 속도가 계속 상승함에 따라, 신호 경로의 길이에 따른 손실, 유전체와 구리에서의 손실로 인한 신호 열화 가능성이 중요해질 수 있습니다. 제안된 경로에서의 손실이 트레이스 폭과 유전체의 손실 특성을 기반으로 허용 가능한지 여부를 결정하는 것은 ADS, HFSS, Hyperlynx Gigahertz 또는 유사한 도구와 같은 도구가 필요한 복잡한 분석입니다.

시장에는 매우 낮은 손실을 위해 공학적으로 설계된 다양한 라미네이트가 있습니다. 디자인이 이러한 것 중 하나가 필요한 시점을 결정하는 것은 네 가지 요소에 달려 있습니다. 이들은 다음과 같습니다:

• 신호 경로의 길이

• 이 신호의 주파수 내용

• 송수신기 쌍이 손실을 보상할 수 있는 능력

• 평면과 트레이스의 구리 거칠기

트레이스 폭은 이 목록에 포함되지 않습니다. 왜냐하면 대부분의 디자인에서 허용되는 트레이스 폭에서 트레이스 폭을 변경하여 손실을 줄이는 것(트레이스를 더 넓게 만드는 것)이 손실을 줄이는 유용한 방법이 아니라는 것이 입증되었기 때문입니다.

허용되는 스큐

스큐는 수신기에 도착할 때 두 신호 간의 시간상의 불일치입니다. 원치 않는 스큐의 주요 원인은 유리 섬유가 직조될 때 섬유 간격이 불균일하게 배치되어 각 트레이스의 이동 시간에 차이가 생기는 것입니다. 차동 쌍 링크의 속도가 계속 증가함에 따라, 잘못된 직조의 영향으로 인해 과도한 스큐로 인해 설계가 실패할 수 있습니다. 

Altium이 다음 PCB 설계에서 어떻게 도움을 줄 수 있는지 알고 싶으신가요? Altium의 전문가와 상담하세요 또는 PCB 설계에서 레이어 스택업에 대한 도움을 위한 우리의 유용한 솔루션 페이지 중 하나에 접속하세요.