Capacitância Interplana e Empilhamentos de PCB

Este artigo tem como objetivo fornecer insights sobre a capacitância interplana e orientações para o processo de design de empilhamentos de PCB. É útil observar a evolução da tecnologia conforme o tempo passou para ver como as demandas no empilhamento de PCB mudaram.

Nos primeiros dias da fabricação de PCBs, os circuitos lógicos eram tão lentos que as únicas preocupações eram como fazer conexões entre partes lógicas ou discretas e fornecer um caminho para a energia DC chegar a cada parte. Tudo o que se precisava fazer era fornecer camadas de sinal suficientes para todos os fios e cobre suficiente nos caminhos de energia para entregar a energia DC com um mínimo de queda ou oscilação. Não importava qual era o tecido de vidro usado no laminado e no prepreg, ou qual era o sistema de resina, ou quão espessa era cada peça de laminado. O objetivo era o PCB mais barato possível que resistisse ao processo de soldagem e fosse confiável.

Eventualmente, os CI's tornaram-se rápidos o suficiente para que problemas como reflexões e diafonias se tornassem relevantes. A família lógica que fez isso foi a ECL. Naquela época, os principais usuários da ECL eram grandes empresas de computadores como IBM, Control Data e Cray Research. Essas empresas tinham engenheiros em seu quadro de funcionários que faziam os cálculos de impedância necessários para projetar empilhamentos, e possuíam suas próprias instalações de fabricação de PCBs internamente, já que os fabricantes do mercado público ainda não tinham capacidades para exercer controle de fabricação necessárias para atender aos seus requisitos.

Em meados da década de 1980, o TTL, o tipo de lógica mais comum então em uso, tornou-se rápido o suficiente para que reflexões se tornassem um problema, exigindo que os PCBs tivessem impedância controlada. Poucos, se é que algum, dos engenheiros que projetavam com TTL e CMOS tinham algum entendimento de como alcançar um PCB de impedância controlada, então eles exigiam que o fabricante entregasse PCBs com uma impedância conhecida, geralmente 50 ohms. Os fabricantes não tinham essa capacidade, pois seu conjunto de habilidades incluía galvanização, gravação, laminação e perfuração. Ainda assim, os engenheiros exigiam que os fabricantes fizessem os cálculos de impedância. O autor estava presente durante esse tempo e passou muitas horas ajudando os fabricantes a desenvolver a capacidade de calcular a impedância. Sua habilidade nesta tarefa era muito incerta e, em muitos casos, ainda é hoje.

Logo após isso, o crosstalk entre trilhas correndo lado a lado tornou-se um problema que exigia dos designers cuidado com a proximidade lateral e a disposição das trilhas uma sobre a outra.

Até meados dos anos 1990, as velocidades haviam aumentado a tal ponto que a maioria dos produtos estava falhando em EMI devido à necessidade de capacitância que funcionasse acima de 100 Mhz. Nenhum dos capacitores discretos colocados nos trilhos de alimentação poderia resolver esse problema devido à sua indutância de montagem. Isso deu origem ao que é conhecido como capacitância interplana ou capacitância enterrada. A capacitância interplana é criada colocando-se os planos de alimentação e terra muito próximos um do outro, tipicamente, a menos de 3 mils.

Então, agora temos três demandas colocadas no design de empilhamento: impedância controlada, controle de crosstalk e a necessidade de capacitância interplana. Alguns fabricantes poderiam acertar a impedância em um empilhamento, mas não há como eles contabilizarem os outros dois. Essa responsabilidade recai sobre o engenheiro de design, que é o único que sabe o que é necessário e como implementar o controle exigido.

Até meados dos anos 2000, a velocidade de muitos pares diferenciais tornou-se tão rápida que a trama de vidro usada no laminado e no prepreg poderia induzir um fenômeno conhecido como desvio (skew), que destruía o sinal. O desvio é o desalinhamento dos dois lados de um par diferencial à medida que chegam ao receptor. Além disso, as perdas no laminado começaram a afetar esses sinais de alta velocidade, forçando a equipe de engenharia a buscar laminados de baixa perda que satisfizessem os objetivos de perda, bem como todos os requisitos acima. Uma discussão detalhada dos materiais disponíveis para satisfazer todas essas necessidades está contida no Capítulo 3 deste documento.

Por todas as razões discutidas acima, o engenheiro de design deve assumir o controle do design. Para fazer isso com sucesso, é essencial um entendimento completo do processo de fabricação e dos materiais. Esta seção cobrirá todos os tópicos envolvidos no design de empilhamentos de PCB que atendam às quatro restrições: impedância controlada, gerenciamento de diafonia, criação de capacitância interplana adequada e especificação da trama correta para gerenciar o desvio.

ORGANIZANDO CAMADAS COM A CAPACITÂNCIA INTERPLANA EM MENTE

Uma vez determinado o número de planos de alimentação, planos de terra e camadas de sinal para um determinado projeto, organizá-los de forma que todas as regras de integridade de sinal sejam cumpridas e as necessidades de entrega de energia sejam atendidas é uma série de compensações. Se houver necessidade de capacitância entre planos, será necessário organizar as camadas de modo que os planos de terra e de tensão estejam próximos um do outro. A Figura 2.1 é um exemplo de fazer compensações entre camadas de roteamento e capacitância do plano de alimentação para uma PCB de dez camadas. O empilhamento do lado esquerdo da Figura 2.1 tem seis camadas de sinal, mas só tem um par de planos próximos um do outro. Isso é bom para espaço de roteamento, mas não tão bom para entrega de energia se houver necessidade de capacitância entre planos. O empilhamento do lado direito tem apenas quatro camadas de roteamento (as duas camadas externas estão muito distantes do plano mais próximo para alcançar a impedância adequada), mas agora tem dois conjuntos de pares de planos. Isso é bom para a capacitância entre planos, mas não tão bom para espaço de roteamento.

Figura 2.1 Duas Maneiras Possíveis de Organizar as Camadas em uma PCB de Dez Camadas.

Em ambos os casos acima, todas as camadas de sinal são emparelhadas com planos através de pedaços de laminado, exceto as duas camadas externas. Como mencionado anteriormente, essas camadas estarão muito distantes do plano mais próximo para alcançar a impedância adequada. Elas podem ser usadas para trilhas de energia e pads de montagem de componentes.

Uma vez que o arranjo das camadas tenha sido determinado, o próximo passo é selecionar a espessura de cada camada dielétrica para alcançar o melhor desempenho pelo menor custo. Para minimizar o crosstalk, é aconselhável selecionar o laminado mais fino que atenda aos objetivos de SI para o espaço entre as camadas de sinal e seus parceiros de plano. Uma vez feito isso, a largura da trilha necessária para alcançar a impedância alvo é calculada. Seguindo isso, a espessura do prepreg entre os planos de energia é selecionada para satisfazer os requisitos de tensão de ruptura e permitir que resina suficiente preencha os vazios nos planos adjacentes. Isso geralmente será uma única camada de vidro que começa com três mils de espessura e é prensada até cerca de 2,5 mils.

No exemplo à direita na Figura 2.1, existem três camadas de prepreg que ainda precisam ser escolhidas. Estas são a que está no centro do empilhamento e as duas logo abaixo das camadas externas. (As camadas externas neste empilhamento não são utilizáveis como camadas de impedância controlada, portanto, a altura delas acima dos seus planos subjacentes não é crítica.) A espessura de todos esses três espaços pode ser usada para adicionar material a fim de chegar à espessura final desejada, pois mudanças na espessura nessas três áreas têm pouco efeito no desempenho geral da PCB.

DOCUMENTAÇÃO DE EMPILHAMENTO DA PCB

À medida que as velocidades dos sinais continuam a aumentar, as demandas colocadas na PCB tornam-se mais complexas. Algumas dessas demandas, como mencionado acima, são impedância controlada, crosstalk controlado, capacitância entre planos, gerenciamento de perda de caminho e controle do estilo de tecido de vidro.

Por essas razões, a documentação necessária também se tornou mais complexa. O desenho do empilhamento deve conter mais informações do que no passado, e as notas de fabricação precisarão ser expandidas. A Figura 2.2 é um exemplo da quantidade de informações que devem ser incluídas no desenho do empilhamento para garantir que o PCB seja fabricado corretamente. Note que não há informações de impedância no desenho do empilhamento. A razão para isso é que todos os outros requisitos também devem ser atendidos. Portanto, o desenho do empilhamento especifica a seção transversal geral do PCB que atende a todos os objetivos de SI. O engenheiro de design deve determinar todos esses, incluindo impedância, e especificar a seção transversal total.

Figura 2.2 Um Desenho de Empilhamento com Informações Adequadas

CAPACITÂNCIA INTERPLANA E OUTROS CÁLCULOS NECESSÁRIOS AO PROJETAR UM EMPILHAMENTO

Como mencionado anteriormente, há uma série de cálculos que devem ser feitos para chegar a um desenho de empilhamento final e às regras de roteamento para um design. Entre estes estão;

• Impedância

• Espaçamento para evitar diafonia

• Capacitância interplana necessária

• Perda de trilha permitida

• Desvio permitido

CÁLCULO DE IMPEDÂNCIA

O método mais preciso para calcular a impedância é com uma ferramenta que utiliza as equações de Maxwell. O método menos confiável é usar qualquer uma das equações que uma vez foram a única escolha. Existem vários produtos no mercado que utilizam as equações de Maxwell em um solucionador de campo 2D. Qualquer um destes produz respostas precisas, desde que sejam utilizadas as constantes dielétricas corretas. A constante dielétrica correta para cada tipo de laminado é obtida a partir das informações do laminado fornecidas pelo fabricante do laminado. A Tabela 2.1 é uma típica folha de informações de laminado com a constante dielétrica (er ou Dk) como função da frequência. Note que o Dk varia tanto com o conteúdo de resina quanto com a frequência. É imperativo que o valor correto seja usado ao calcular a impedância. Infelizmente, o autor descobriu que muitos fabricantes não usam os valores corretos de Dk ao calcular a impedância, resultando em PCBs que são fabricadas com a impedância errada.

Informação cortesia de Isola

Tabela 2.1 Uma Típica Tabela de Informações de Laminado

Ferramentas de cálculo de impedância comumente disponíveis na indústria de PCB incluem:

• Polar Instruments SI8000 e SI9000

• Mentor Graphics Hyperlynx

• Z-ZERO

• Cadence

• HFSS

• ADS

Todas essas ferramentas produzem impedâncias precisas e são comparáveis em precisão. O Polar SI8000 é a ferramenta mais comumente usada pelos fabricantes.

Uma nova alternativa está disponível desde o lançamento do Altium Designer^® 19, o Stackup Manager utiliza o solucionador Simbeor SFS para cálculos precisos de impedância com precisão validada e verificável. Veja em ação: 

Veja mais sobre a precisão da impedância e perdas na nota de aplicação 2018_05 aqui.

CÁLCULO DO ESPAÇAMENTO DE DIAFONIA

A diafonia é a interação indesejada entre duas trilhas que estão muito próximas uma da outra. Os empilhamentos na Figura 2.1 têm pares de camadas de sinal uma sobre a outra. Se um sinal em uma dessas camadas estiver sobre o topo de um na outra camada, a diafonia aumentará tão rapidamente que nenhuma quantidade de sobreposição nas velocidades da tecnologia atual pode ser permitida sem causar um problema de diafonia. A única estratégia de roteamento segura neste caso é rotear uma camada na direção X e a outra na direção Y.

Quando trilhas são dispostas lado a lado na mesma camada, deve-se ter cuidado para garantir que o espaçamento entre as trilhas e a altura do plano mais próximo sejam tais que os objetivos de diafonia sejam atendidos. A única maneira de chegar a regras de espaçamento confiáveis é empregar uma das ferramentas de simulação destinadas a esse propósito. Regras como 2H ou 3H são arbitrárias e inseguras de usar.

CÁLCULO DA CAPACITÂNCIA INTERPLANO

A capacitância interplano, a capacitância formada por dois planos posicionados muito próximos um do outro, provou ser necessária para fornecer as correntes de comutação muito rápidas exigidas pela lógica moderna para conduzir linhas de transmissão e fornecer corrente para núcleos de IC. A falha em incluir capacitância interplano suficiente em um projeto é a fonte mais comum de falhas de EMI.

Determinar a quantidade de capacitância interplano necessária é alcançado empregando uma das ferramentas analíticas projetadas para este propósito. O design da pilha de PCB não pode ser completado sem realizar esta análise.

PERDA ACEITÁVEL NA TRILHA

À medida que as velocidades das ligações de dados continuam a aumentar, o potencial para degradação do sinal devido a perdas ao longo do comprimento dos caminhos do sinal, provenientes de perdas nos dielétricos e no cobre, pode tornar-se significativo. Decidir se a perda em um caminho proposto é aceitável com base na largura do traço e nas propriedades de perda do dielétrico é uma análise complexa que requer uma ferramenta como ADS, HFSS, Hyperlynx Gigahertz ou ferramenta similar.

Existem vários laminados no mercado que foram projetados para terem perdas muito baixas. Decidir quando um design precisa de um desses depende de quatro coisas. São elas:

• Comprimento do caminho do sinal

• Conteúdo de frequência deste sinal

• Capacidade do par transmissor/receptor para compensar a perda

• Rugosidade do cobre nos planos e nos traços

Largura do traço não está nesta lista porque foi demonstrado que, para as larguras de traço permitidas na maioria dos designs, alterar a largura do traço para reduzir a perda (tornando os traços mais largos), não é um método útil para reduzir a perda.

DESVIO PERMITIDO

O skew é o desalinhamento no tempo dos dois sinais em um par diferencial à medida que chegam ao receptor. A principal fonte de skew indesejado são as diferenças no tempo de viagem em cada traço devido à maneira desigual com que as fibras na trama de vidro são espaçadas. À medida que as velocidades dos links de pares diferenciais continuam a aumentar, o efeito de uma trama incorreta pode causar a falha de um design devido ao excesso de skew. 

Gostaria de saber mais sobre como a Altium pode ajudá-lo com seu próximo design de PCB? Fale com um especialista na Altium ou acesse uma de nossas páginas de soluções úteis para ajuda com seu empilhamento de camadas no design de PCB.