インタープレーン容量とPCBスタックアップ

この記事は、インタープレーン容量に関する洞察を提供し、PCBスタックアップの設計プロセスに対するガイダンスを提供することを目的としています。技術の進化を時が経つにつれて見ていくことは、PCBスタックアップに対する要求がどのように変化してきたかを見るのに役立ちます。

PCB製造の初期には、ロジック回路が非常に遅かったため、唯一の懸念事項はロジック部品やディスクリート部品間の接続をどのように行い、各部品にDC電力を供給するための経路を提供するかでした。必要だったのは、すべての配線に対して十分な信号層を提供し、DC電力を最小限のサグやドロップで供給するために電力経路に十分な銅を配置することでした。使用されるガラスクロスの種類や、樹脂システム、各ラミネートの厚さは重要ではありませんでした。目標は、はんだ付けプロセスに耐え、信頼性がある最低価格のPCBを提供することでした。

最終的にICは、反射やクロストークなどの問題が重要になるほど高速になりました。これを実現したロジックファミリーはECLでした。当時、ECLの主なユーザーはIBM、Control Data、Cray Researchなどの大手コンピュータ企業でした。これらの企業には、スタックアップを設計するために必要なインピーダンス計算を行うエンジニアが在籍しており、また、公共市場の製造業者がまだ彼らの要件を満たすために必要な製造管理を行う能力を持っていなかったため、自社内にPCB製造施設を持っていました。

1980年代半ばには、当時最も一般的に使用されていたロジックタイプであるTTLが高速化し、反射が問題となり、PCBに制御インピーダンスが必要になりました。TTLやCMOSで設計していたエンジニアのほとんどが、制御インピーダンスPCBをどのように実現するかについての理解を持っていなかったため、彼らは製造業者に既知のインピーダンス、通常は50オームのPCBを提供するよう要求しました。製造業者は、その能力を持っていませんでした。なぜなら、彼らのスキルセットにはめっき、エッチング、積層、穴あけが含まれていたからです。それでも、エンジニアは製造業者にインピーダンス計算を要求しました。筆者はこの時期に活動しており、製造業者がインピーダンスを計算する能力を開発するのを手伝うために多くの時間を費やしました。このタスクにおける彼らのスキルは非常に当たり外れがあり、多くの場合、今日でもそうです。

この後すぐに、並行して走るトレース間のクロストークが問題となり、設計者はトレースがどれだけ近く、横に並び、上下に配置されるかに注意を払う必要がありました。

1990年代半ばになると、速度が大幅に上昇し、100MHz以上で動作する必要がある容量を必要とするため、ほとんどの製品がEMIで失敗していました。電源レールに配置された離散キャパシタでは、その取り付けインダクタンスのためにこの問題を解決できませんでした。これが、インタープレーン容量または埋め込み容量として知られるようになった理由です。インタープレーン容量は、電源プレーンとグラウンドプレーンを非常に近く、通常は3ミル未満に配置することで作り出されます。

したがって、現在、スタックアップ設計には3つの要求があります：制御されたインピーダンス、クロストーク制御、そしてインタープレーン容量の必要性です。一部の製造業者はスタックアップでインピーダンスを正しく得ることができますが、他の2つを考慮する方法はありません。この責任は、必要なものと必要な制御を実装する方法を唯一知っている設計エンジニアにあります。

2000年代半ばまでに、多くの差動ペアの速度が非常に速くなり、ラミネートやプリプレグに使用されるガラス織物がスキューとして知られる現象を引き起こし、信号を破壊することがありました。スキューとは、受信機に到着する際の差動ペアの二つの側面のずれのことです。さらに、ラミネートの損失がこれらの高速信号に影響を与え始め、エンジニアリングチームは損失目標を満たすとともに上記のすべての要件を満たす低損失ラミネートを求めることを余儀なくされました。これらのニーズを満たすための利用可能な材料に関する詳細な議論は、このドキュメントの第3章に含まれています。

上記の理由から、設計エンジニアは設計を主導する必要があります。これを成功させるためには、製造プロセスと材料に関する徹底的な理解が不可欠です。このセクションでは、制御インピーダンス、クロストークの管理、適切なインタープレーン容量の作成、スキューを管理するための正しい織物の指定という4つの制約を満たすPCBスタックアップの設計に関わるすべてのトピックをカバーします。

インタープレーン容量を考慮してレイヤーを配置する

特定の設計において、電源層、グランド層、および信号層の数が決定された後、すべての信号整合性ルールが遵守され、電力供給のニーズが満たされるようにそれらを配置することは、一連のトレードオフです。層間キャパシタンスが必要な場合は、グランド層と電圧層が互いに近接して配置される必要があります。

図2.1

は、10層PCBにおけるルーティング層と電源層キャパシタンスの間のトレードオフの例です。図2.1の左側のスタックアップには6つの信号層がありますが、密接に配置されたプレーンのペアは1つだけです。これはルーティングスペースには良いですが、層間キャパシタンスが必要な場合には電力供給にはあまり適していません。右側のスタックアップはルーティング層が4層しかないです（最も近いプレーンから遠すぎるため、2つの外側層は適切なインピーダンスを達成できませんが）、しかし今はプレーンのペアが2セットあります。これは層間キャパシタンスには良いですが、ルーティングスペースにはそれほど適していません。

図2.1 10層PCBの層を配置する2つの可能な方法。

上記の両方のケースにおいて、すべての信号層は、外側の2層を除いて、ラミネートの断片を通して平面と結合されています。前述のように、これらの層は最も近い平面から遠すぎて、適切なインピーダンスを達成することができません。これらは電源トレースやコンポーネントの取り付けパッドに使用できます。

層の配置が決定されたら、次のステップは、最低のコストで最高の性能を達成するために、各誘電体層の厚さを選択することです。クロストークを最小限に抑えるためには、信号層とその平面パートナーの間の空間に対してSI目標を満たす最も薄いラミネートを選択することが望ましいです。これが完了すると、目標インピーダンスを達成するために必要なトレース幅が計算されます。その後、電力平面間のプリプレグの厚さが、絶縁破壊電圧要件を満たし、隣接する平面の空隙を十分に樹脂で満たすことができるように選択されます。これは通常、3ミル厚の単一ガラスプライで、約2.5ミルに圧縮されます。

図2.1の右側の例では、選択されるべき3つのプリプレグ層が残っています。これらは、スタックアップの中央にあるものと、外層のすぐ下にある2つです。（このスタックアップの外層は制御インピーダンス層として使用できないため、その下の平面上の高さは重要ではありません。）これら3つのスペースの厚さは、最終的な厚さに到達するために材料を追加するために使用でき、これら3つのエリアの厚さの変化はPCBの全体的な性能にほとんど影響を与えません。

PCBスタックアップドキュメンテーション

信号の速度が増加し続けるにつれて、PCBに対する要求はより複雑になります。上述のように、その要求には制御インピーダンス、制御クロストーク、層間キャパシタンス、パスロスの管理、ガラス織りスタイルの制御などが含まれます。

これらの理由から、必要とされるドキュメントもより複雑になっています。スタックアップ図面には、過去よりも多くの情報を含める必要があり、製造ノートも拡張する必要があります。

図2.2

は、PCBが正しく製造されるためにスタックアップ図面に含める必要がある情報の量の例です。スタックアップ図面にインピーダンス情報がないことに注意してください。これは、他のすべての要件も満たされなければならないためです。したがって、スタックアップ図面は、すべてのSI目標を満たすPCBの全体的な断面を指定します。設計エンジニアは、インピーダンスを含むこれらすべてを決定し、全体の断面を指定する必要があります。

スタックアップ設計時に必要なインタープレーン容量およびその他の計算

前述のように、最終的なスタックアップ図面と設計のルーティングルールを導き出すためには、いくつかの計算が必要です。これらには以下が含まれます；

• インピーダンス

• クロストーク間隔

• 必要なインタープレーン容量

• 許容トレース損失

• 許容スキュー

インピーダンス計算

インピーダンスを計算する最も正確な方法は、マクスウェルの方程式を使用するツールを使うことです。最も信頼性が低い方法は、かつて唯一の選択肢であった方程式のいずれかを使用することです。市場には、2Dフィールドソルバーでマクスウェルの方程式を使用する製品がいくつかあります。これらのいずれも、正しい誘電率定数を使用すれば、正確な答えを出します。各種ラミネートの正しい誘電率定数は、ラミネートメーカーのラミネート情報から得られます。表2.1は、周波数の関数としての誘電率定数（erまたはDk）を示した典型的なラミネート情報シートです。Dkは、樹脂含有量と周波数の両方によって変化することに注意してください。インピーダンスを計算する際には、正しい値を使用することが不可欠です。残念ながら、著者は多くの製造業者がインピーダンスを計算する際に正しいDk値を使用していないことを発見し、間違ったインピーダンスで製造されたPCBが生じていることを発見しました。

Isolaの情報提供による

表2.1 典型的なラミネート情報表

PCB業界で一般的に利用可能なインピーダンス計算ツールには、次のものがあります：

• Polar Instruments SI8000およびSI9000

• Mentor Graphics Hyperlynx

• Z-ZERO

• Cadence

• HFSS

• ADS

これらのツールは正確なインピーダンスを生成し、精度において比較可能です。Polar SI8000は、製造業者で最も一般的に使用されるツールです。

Altium Designer^® 19のリリース以来、新しい代替手段が利用可能になりました。Stackup ManagerはSimbeor SFSソルバーを使用して、検証済みで検証可能な精度で正確なインピーダンス計算を行います。実際の動作を見る: 

インピーダンスと損失の精度についての詳細は、アプリケーションノート2018_05こちら

でご覧ください。

クロストーク間隔計算

クロストークは、近すぎる間隔で配置された2つのトレース間の望ましくない相互作用です。図2.1のスタックアップには、一方が他方の上にある信号層のペアがあります。これらの層の一方の信号が他方の層の信号の上にある場合、クロストークは急速に増加し、現在の技術の速度では、クロストーク問題を引き起こさずに許容できるオーバーレイの量はありません。この場合の唯一の安全なルーティング戦略は、一方の層をX方向に、もう一方をY方向にルーティングすることです。

トレースが同じ層で並行して走る場合、クロストークの目標を達成するためには、トレース間の間隔と最も近い平面の高さが適切であることを確認する必要があります。信頼できる間隔ルールを導き出す唯一の方法は、その目的のために設計されたシミュレーションツールのいずれかを使用することです。2Hや3Hのようなルールは恣意的であり、使用するには安全ではありません。

層間容量計算

層間容量、つまり互いに密接に配置された二つの平面によって形成される容量は、現代のロジックが伝送線を駆動し、ICコアに電流を供給するために必要な非常に迅速な切り替え電流を提供するために必要であることが証明されています。設計に十分な層間容量を含めないことは、EMIの失敗の最も一般的な原因です。

必要な層間容量の量を決定することは、この目的のために設計された分析ツールのいずれかを使用して行われます。この分析を実行せずにPCBスタックアップ設計を完了することはできません。

許容トレース損失

データリンクの速度が上昇し続けるにつれて、信号経路の長さに沿った損失、すなわち誘電体と銅の損失による信号劣化の可能性が顕著になります。提案された経路の損失が許容可能かどうかを、トレース幅と誘電体の損失特性に基づいて判断することは、ADS、HFSS、Hyperlynx Gigahertzなどのツールを必要とする複雑な分析です。

市場には非常に低い損失のために設計された多数の積層材があります。設計にこれらのいずれかが必要かどうかを決定する際には、以下の4つの要素が考慮されます。

• 信号経路の長さ

• この信号の周波数内容

• 送信機/受信機ペアが損失を補償する能力

• 平面およびトレース上の銅の粗さ

トレース幅はこのリストに含まれていません。なぜなら、ほとんどの設計で許容されるトレース幅において、損失を減らすためにトレース幅を変更する（トレースを広くする）ことは、損失を減らすための有効な方法ではないことが示されているからです。

許容されるスキュー

スキューとは、受信機に到着する際の差動ペアの2つの信号の時間的なずれのことです。望ましくないスキューの主な原因は、ガラス繊維の織り方が不均一であるため、各トレースの移動時間に差が生じることです。差動ペアリンクの速度が上がり続ける中、不正確な織り方による影響は、過剰なスキューによって設計が失敗する原因となり得ます。 

次のPCB設計でAltiumがどのようにお手伝いできるか、もっと知りたいですか？ Altiumの専門家に相談してください または、PCB設計におけるレイヤースタックアップに関する便利なソリューションページのいずれかにアクセスしてください。