Zwischenlagige Kapazität und PCB-Stackups

Dieser Artikel soll Einblicke in die Zwischenlagendielektrizität geben und Anleitungen für den Prozess des Entwurfs von PCB-Stackups bieten. Es ist nützlich, die Entwicklung der Technologie im Laufe der Zeit zu betrachten, um zu sehen, wie sich die Anforderungen an den PCB-Stackup verändert haben.

In den Anfängen der PCB-Herstellung waren die Logikschaltungen so langsam, dass die einzigen Bedenken darin bestanden, Verbindungen zwischen Logik- oder diskreten Teilen herzustellen und einen Weg für die Gleichstromversorgung zu jedem Teil zu bieten. Alles, was man tun musste, war, genügend Signallagen für alle Drähte bereitzustellen und genügend Kupfer in den Stromwegen, um die Gleichstromversorgung mit einem Minimum an Spannungsabfall oder -einbruch zu liefern. Es spielte keine Rolle, welches Glasgewebe im Laminat und Prepreg verwendet wurde, welches Harzsystem es war oder wie dick jedes Stück Laminat war. Das Ziel war die kostengünstigste PCB, die dem Lötprozess standhalten und zuverlässig sein würde.

Schließlich wurden ICs schnell genug, dass Probleme wie Reflexionen und Übersprechen relevant wurden. Die Logikfamilie, die dies bewirkte, war ECL. Zu dieser Zeit waren die Hauptnutzer von ECL große Computerunternehmen wie IBM, Control Data und Cray Research. Diese Unternehmen beschäftigten Ingenieure, die die notwendigen Impedanzberechnungen zur Gestaltung von Stackups durchführten und verfügten über eigene interne PCB-Fertigungsanlagen, da die öffentlichen Marktfertiger noch nicht die Fähigkeiten hatten, die Kontrolle über die Fertigung auszuüben, die notwendig war, um ihre Anforderungen zu erfüllen.

In den mittleren 1980er Jahren wurde TTL, der damals am häufigsten verwendete Logiktyp, schnell genug, dass Reflexionen ein Problem darstellten, das PCBs mit kontrollierter Impedanz erforderte. Wenige, wenn überhaupt, der Ingenieure, die mit TTL und CMOS arbeiteten, hatten ein Verständnis dafür, wie man eine PCB mit kontrollierter Impedanz erreicht, also forderten sie, dass der Fertiger PCBs mit einer bekannten Impedanz, üblicherweise 50 Ohm, liefert. Die Fertiger hatten diese Fähigkeit nicht, da ihr Fachwissen Beschichtung, Ätzen, Laminierung und Bohren umfasste. Dennoch forderten die Ingenieure, dass die Fertiger die Impedanzberechnungen durchführen. Der Autor war zu dieser Zeit dabei und verbrachte viele Stunden damit, den Fertigern zu helfen, die Fähigkeit zur Berechnung der Impedanz zu entwickeln. Ihre Fertigkeit bei dieser Aufgabe war sehr unterschiedlich und ist in vielen Fällen auch heute noch so.

Kurz darauf wurde das Übersprechen zwischen nebeneinander verlaufenden Leiterbahnen zu einem Problem, das von den Designern verlangte, darauf zu achten, wie nah die Leiterbahnen seitlich und übereinander verlegt wurden.

Bis Mitte der 1990er Jahre hatten die Geschwindigkeiten derart zugenommen, dass die meisten Produkte aufgrund des Bedarfs an Kapazität, die über 100 MHz funktioniert, EMI versagten. Keiner der diskreten Kondensatoren, die an den Stromschienen platziert wurden, konnte dieses Problem aufgrund ihrer Montageinduktivität lösen. Dies führte zu dem, was als Zwischenlagendielektrikum oder vergrabene Kapazität bekannt ist. Zwischenlagendielektrikum wird erzeugt, indem die Strom- und Masseebenen sehr nah beieinander platziert werden, typischerweise weniger als 3 mils.

So haben wir jetzt drei Anforderungen, die an das Stackup-Design gestellt werden: kontrollierte Impedanz, Übersprechkontrolle und die Notwendigkeit einer Zwischenlagendielektrikum. Einige Hersteller konnten die Impedanz in einem Stackup richtig einstellen, aber es gibt keine Möglichkeit für sie, die anderen beiden zu berücksichtigen. Diese Verantwortung liegt beim Designingenieur, der der Einzige ist, der weiß, was benötigt wird und wie die erforderliche Kontrolle umzusetzen ist.

Bis Mitte der 2000er Jahre wurden die Geschwindigkeiten vieler differentieller Paare so schnell, dass das Glasgewebe, das in Laminaten und Prepregs verwendet wurde, ein Phänomen induzieren konnte, das als Skew bekannt ist und das Signal zerstörte. Skew ist die Fehlausrichtung der beiden Seiten eines differentiellen Paares, wenn sie am Empfänger ankommen. Darüber hinaus begannen Verluste im Laminat, diese Hochgeschwindigkeitssignale zu beeinträchtigen, was das Ingenieurteam dazu zwang, nach Verlustarmen Laminaten zu suchen, die sowohl die Verlustziele als auch alle oben genannten Anforderungen erfüllten. Eine detaillierte Diskussion der Materialien, die alle diese Bedürfnisse erfüllen können, ist in Kapitel 3 dieses Dokuments enthalten.

Aus all den oben diskutierten Gründen muss der Entwicklungsingenieur die Leitung des Designs übernehmen. Um dies erfolgreich zu tun, ist ein gründliches Verständnis des Fertigungsprozesses und der Materialien unerlässlich. Dieser Abschnitt wird alle Themen abdecken, die mit dem Entwurf von PCB-Stackups zu tun haben, die die vier Einschränkungen erfüllen: kontrollierte Impedanz, Crosstalk-Management, Schaffung einer angemessenen Zwischenlagenskapazität und Spezifizierung des richtigen Gewebes zur Verwaltung von Skew.

SCHICHTENANORDNUNG MIT BERÜCKSICHTIGUNG DER ZWISCHENLAGENSKAPAZITÄT

Sobald die Anzahl der Stromversorgungsebenen, Masseebenen und Signallagen für ein bestimmtes Design festgelegt wurde, ist deren Anordnung so, dass alle Signalintegritätsregeln eingehalten und die Bedürfnisse der Stromversorgung erfüllt werden, eine Reihe von Kompromissen. Wenn eine Kapazität zwischen den Ebenen benötigt wird, muss man die Lagen so anordnen, dass die Masse- und Spannungsebenen nahe beieinander liegen. Abbildung 2.1 ist ein Beispiel für das Abwägen zwischen Routing-Lagen und Kapazität der Stromversorgungsebene für eine zehnlagige PCB. Der Stapelaufbau auf der linken Seite von Abbildung 2.1 hat sechs Signallagen, aber nur ein Paar von Ebenen, die eng beieinander liegen. Das ist gut für den Routing-Raum, aber nicht so gut für die Stromversorgung, wenn eine Kapazität zwischen den Ebenen benötigt wird. Der Stapelaufbau auf der rechten Seite hat nur vier Routing-Lagen (die beiden äußeren Lagen sind zu weit von der nächsten Ebene entfernt, um die richtige Impedanz zu erreichen), aber jetzt hat er zwei Sets von Ebenenpaaren. Das ist gut für die Kapazität zwischen den Ebenen, aber nicht so gut für den Routing-Raum.

Abbildung 2.1 Zwei mögliche Wege, die Lagen in einer zehnlagigen PCB anzuordnen.

In beiden oben genannten Fällen sind alle Signallagen mit Ebenen über Laminate verbunden, mit Ausnahme der beiden äußeren Schichten. Wie bereits erwähnt, werden diese Schichten zu weit von der nächstgelegenen Ebene entfernt sein, um die richtige Impedanz zu erreichen. Sie können für Stromleiterbahnen und Komponentenmontagepads verwendet werden.

Nachdem die Anordnung der Schichten festgelegt wurde, besteht der nächste Schritt darin, die Dicke jeder dielektrischen Schicht auszuwählen, um die beste Leistung zum niedrigsten Preis zu erzielen. Um Übersprechen zu minimieren, ist es ratsam, das dünnste Laminat auszuwählen, das die SI-Ziele für den Raum zwischen den Signallagen und ihren Ebenenpartnern erfüllt. Ist dies geschehen, wird die benötigte Leiterbahnbreite berechnet, um die Zielimpedanz zu erreichen. Anschließend wird die Dicke des Prepregs zwischen den Stromebenen ausgewählt, um die Anforderungen an die Durchschlagspannung zu erfüllen und genügend Harz zum Füllen der Hohlräume in den angrenzenden Ebenen zu ermöglichen. Dies wird in der Regel eine einzelne Glaslage sein, die drei Mil dick beginnt und auf etwa 2,5 Mil gepresst wird.

Im Beispiel rechts in Abbildung 2.1 gibt es drei Prepreg-Schichten, die noch ausgewählt werden müssen. Dies sind die in der Mitte des Stackups und die zwei direkt unter den äußeren Schichten. (Die äußeren Schichten in diesem Stackup können nicht als kontrollierte Impedanzschichten verwendet werden, daher ist ihre Höhe über den darunterliegenden Ebenen nicht kritisch.) Die Dicke dieser drei Bereiche kann genutzt werden, um Material hinzuzufügen, um die gewünschte Enddicke zu erreichen, da Änderungen in der Dicke dieser drei Bereiche wenig Einfluss auf die Gesamtleistung der PCB haben.

PCB STACKUP DOKUMENTATION

Da die Geschwindigkeiten der Signale weiter zunehmen, werden die Anforderungen an die PCB komplexer. Einige dieser Anforderungen, wie oben erwähnt, sind kontrollierte Impedanz, kontrolliertes Übersprechen, Zwischenlagendielektrizität, Verwaltung des Pfadverlusts und Kontrolle des Glasgewebestils.

Aus diesen Gründen ist auch die erforderliche Dokumentation komplexer geworden. Die Stackup-Zeichnung muss mehr Informationen enthalten als in der Vergangenheit, und die Fertigungsnotizen müssen erweitert werden. Abbildung 2.2 ist ein Beispiel für die Menge an Informationen, die in der Stackup-Zeichnung enthalten sein müssen, um sicherzustellen, dass die PCB korrekt gefertigt wird. Beachten Sie, dass in der Stackup-Zeichnung keine Impedanzinformationen enthalten sind. Der Grund dafür ist, dass auch alle anderen Anforderungen erfüllt werden müssen. Daher gibt die Stackup-Zeichnung den gesamten Querschnitt der PCB an, der alle SI-Ziele erfüllt. Der Entwicklungsingenieur muss all diese einschließlich der Impedanz bestimmen und den gesamten Querschnitt angeben.

Abbildung 2.2 Eine Stackup-Zeichnung mit ausreichenden Informationen

ZWISCHENEBENENKAPAZITÄT UND ANDERE BERECHNUNGEN, DIE BEIM ENTWERFEN EINES STACKUPS ERFORDERLICH SIND

Wie bereits erwähnt, gibt es eine Reihe von Berechnungen, die durchgeführt werden müssen, um zu einer endgültigen Stackup-Zeichnung und den Routing-Regeln für ein Design zu gelangen. Zu diesen gehören;

• Impedanz

• Abstand zur Vermeidung von Übersprechen

• Erforderliche Zwischenebenenkapazität

• Zulässiger Leitungsverlust

• Zulässige Skew

IMPEDANZBERECHNUNG

Die genaueste Methode zur Berechnung der Impedanz ist die Verwendung eines Tools, das Maxwells Gleichungen nutzt. Die am wenigsten zuverlässige Methode ist die Verwendung einer der Gleichungen, die einst die einzige Wahl waren. Es gibt eine Reihe von Produkten auf dem Markt, die Maxwells Gleichungen in einem 2D-Feldlöser verwenden. Jedes dieser Produkte liefert genaue Antworten, vorausgesetzt, die richtigen Dielektrizitätskonstanten werden verwendet. Die richtige Dielektrizitätskonstante für jeden Laminattyp wird aus den Laminatinformationen des Herstellers erhalten. Tabelle 2.1 ist ein typisches Laminatinformationsblatt mit der Dielektrizitätskonstante (er oder Dk) als Funktion der Frequenz. Beachten Sie, dass das Dk sowohl mit dem Harzgehalt als auch mit der Frequenz variiert. Es ist unerlässlich, dass der korrekte Wert bei der Berechnung der Impedanz verwendet wird. Leider hat der Autor festgestellt, dass viele Hersteller nicht die korrekten Dk-Werte bei der Berechnung der Impedanz verwenden, was dazu führt, dass PCBs mit der falschen Impedanz hergestellt werden.

Information mit freundlicher Genehmigung von Isola

Tabelle 2.1 Eine typische Laminatinformationstabelle

Werkzeuge zur Impedanzberechnung, die in der PCB-Industrie üblich sind, umfassen:

• Polar Instruments SI8000 und SI9000

• Mentor Graphics Hyperlynx

• Z-ZERO

• Cadence

• HFSS

• ADS

Alle diese Werkzeuge liefern genaue Impedanzen und sind in ihrer Genauigkeit vergleichbar. Polar SI8000 ist das am häufigsten verwendete Werkzeug bei Herstellern.

Seit der Veröffentlichung von Altium Designer^® 19 ist eine neue Alternative verfügbar: Der Stackup Manager verwendet den Simbeor SFS-Solver für genaue Impedanzberechnungen mit validierter und verifizierbarer Genauigkeit. Sehen Sie es in Aktion: 

Mehr über die Genauigkeit der Impedanz und Verluste finden Sie in der Anwendungshinweis 2018_05 hier.

BERECHNUNG DES ABSTANDS BEI ÜBERSPRECHEN

Übersprechen ist die unerwünschte Interaktion zwischen zwei Leiterbahnen, die zu dicht beieinander liegen. Die Stackups in Abbildung 2.1 haben Paare von Signallagen übereinander. Wenn ein Signal in einer dieser Lagen über einem Signal in der anderen Lage liegt, wird das Übersprechen so schnell anwachsen, dass bei den Geschwindigkeiten der aktuellen Technologie keine Überlappung erlaubt werden kann, ohne ein Übersprechproblem zu verursachen. Die einzige sichere Routingstrategie in diesem Fall ist, eine Lage in X-Richtung und die andere in Y-Richtung zu verlegen.

Wenn Leiterbahnen nebeneinander in derselben Schicht verlaufen, muss darauf geachtet werden, dass der Abstand zwischen den Bahnen und die Höhe der nächstgelegenen Ebene so gewählt werden, dass die Ziele für das Übersprechen erreicht werden. Der einzige Weg, zuverlässige Abstandsregeln zu ermitteln, besteht darin, eines der Simulationswerkzeuge zu verwenden, die zu diesem Zweck vorgesehen sind. Regeln wie 2H oder 3H sind willkürlich und unsicher in der Anwendung.

ZWISCHENEBENENKAPAZITÄTSBERECHNUNG

Die Zwischenebenenkapazität, die Kapazität, die durch zwei eng beieinander liegende Ebenen gebildet wird, hat sich als notwendig erwiesen, um die sehr schnellen Schaltströme zu liefern, die von moderner Logik benötigt werden, um Übertragungsleitungen zu treiben und Strom an IC-Kerne zu liefern. Das Versäumnis, genügend Zwischenebenenkapazität in ein Design einzubeziehen, ist die häufigste Ursache für EMI-Fehler.

Die Bestimmung der benötigten Menge an Zwischenebenenkapazität erfolgt durch den Einsatz eines der analytischen Werkzeuge, die für diesen Zweck entwickelt wurden. Das PCB-Stackup-Design kann ohne diese Analyse nicht abgeschlossen werden.

ZULÄSSIGER LEITERBAHNVERLUST

Da die Geschwindigkeiten von Datenverbindungen weiter steigen, kann das Potenzial für Signalverschlechterungen aufgrund von Verlusten entlang der Länge der Signalwege, von Verlusten in den Dielektrika und Kupfer, erheblich werden. Die Entscheidung, ob der Verlust in einem vorgeschlagenen Pfad aufgrund der Spurbreite und der Verlusteigenschaften des Dielektrikums akzeptabel ist, erfordert eine komplexe Analyse, die ein Werkzeug wie ADS, HFSS, Hyperlynx Gigahertz oder ein ähnliches Werkzeug benötigt.

Es gibt eine Reihe von Laminaten auf dem Markt, die für sehr geringe Verluste konzipiert wurden. Die Entscheidung, wann ein Design eines dieser benötigt, hängt von vier Dingen ab. Diese sind:

• Länge des Signalwegs

• Frequenzinhalt dieses Signals

• Fähigkeit des Sender/Empfänger-Paares, den Verlust zu kompensieren

• Rauheit des Kupfers in den Ebenen und auf den Spuren

Spurbreite steht nicht auf dieser Liste, da gezeigt wurde, dass für die zulässigen Spurbreiten in den meisten Designs, die Änderung der Spurbreite zur Reduzierung des Verlusts (Spuren breiter machen), keine nützliche Methode zur Reduzierung des Verlusts ist.

ZULÄSSIGE SKEW

Skew ist die Fehlausrichtung in der Zeit der beiden Signale in einem differentiellen Paar, wenn sie beim Empfänger ankommen. Die primäre Quelle unerwünschter Skew sind Unterschiede in der Reisezeit auf jeder Spur aufgrund der ungleichmäßigen Art und Weise, wie die Fasern im Glasgewebe angeordnet sind. Da die Geschwindigkeiten von differentiellen Paarverbindungen weiter zunehmen, kann der Effekt eines falschen Gewebes dazu führen, dass ein Design aufgrund von zu viel Skew fehlschlägt. 

Möchten Sie mehr darüber erfahren, wie Altium Ihnen bei Ihrem nächsten PCB-Design helfen kann? Sprechen Sie mit einem Experten bei Altium oder greifen Sie auf eine unserer praktischen Lösungsseiten für Hilfe bei Ihrem Lagenaufbau im PCB-Design zu.