Ten en cuenta el proceso de fabricación durante la disposición y el diseño del transceptor óptico
La historia del diseño de PCB y el diseño de canales para transceptores ópticos es realmente una historia del diseño de PCB de alta velocidad; y es imprescindible tener en cuenta todos los aspectos del diseño de alta velocidad, especialmente a velocidades de datos muy altas. Las velocidades de datos de hasta 400 Gbps en 10 carriles (¡eso son 40 Gbps por carril!), son posibles en distancias largas si utilizamos las técnicas adecuadas de diseño y enrutamiento de PCB.
El enrutamiento a altas velocidades de red entre chips, o entre un chip y un transceptor óptico, requiere tener en cuenta una serie de reglas de diseño de alta velocidad, tanto para un transceptor individual como para el plano posterior que conecta múltiples transceptores. Algunos aspectos particularmente importantes del diseño de alta velocidad se manifiestan a velocidades de datos muy altas, del orden de los Gbps. A continuación, abordaremos algunos de estos aspectos. El diseño de una interconexión típica entre un chip y un transceptor, o entre dos chips, como parte del diseño de canales de alta velocidad, obliga a considerar lo siguiente:
El material del sustrato determina la constante dieléctrica efectiva de la placa y su tangente de pérdidas. La impedancia de las pistas aumenta a medida que disminuye la constante dieléctrica del sustrato, por lo que se debe modificar la geometría de una pista determinada a fin de garantizar que la impedancia de las pistas tenga un valor constante a lo largo de toda la interconexión.
La dispersión en el sustrato hace que los diferentes armónicos que componen una señal digital se muevan a diferentes velocidades, causando distorsión y ensanchamiento de la señal. Esto aumenta la fluctuación de fase en el receptor. Por lo tanto, es importante elegir un material para el sustrato con una constante dieléctrica plana a frecuencias comprendidas entre la frecuencia de repetición de la señal y la frecuencia de inflexión. El sustrato también debe tener pérdidas bajas. Ten en cuenta que no siempre es posible satisfacer ambos requisitos simultáneamente en todos los intervalos de frecuencia.
Con tiempos de subida de señal muy rápidos, necesarios para las redes de alta velocidad, las discontinuidades de impedancia deben minimizarse en toda la placa. Esto significa que debe minimizarse el uso de vías en las interconexiones de alta velocidad. La impedancia de una pista determinada puede variar debido a las variaciones en la rugosidad y la geometría de la superficie, lo que puede crear problemas de integridad de la señal que contribuyen a la fluctuación.
Hay otro aspecto de la rugosidad de la superficie que debe abordarse. A velocidades muy altas, la corriente de flujo de entrada/salida de una pista tiende a situarse cerca del borde de un conductor de cobre debido al efecto piel, lo que provoca mayores pérdidas resistivas. Los conductores de cobre pueden ser electrodepositados o prensados y enrollados. Este último proceso suele producir conductores con superficies más uniformes, por lo que es preferible para reducir las pérdidas resistivas en una interconexión.
Ten en cuenta el proceso de fabricación durante la disposición y el diseño del transceptor óptico
Las directrices de enrutamiento para Ethernet a través de cobre generalmente se implementan en PCB de dos o cuatro capas con islas de energía y tierra. En las PCB de velocidad Gbps para transceptores ópticos, la designación de capas de señal de alta velocidad dentro del apilado afecta directamente al rendimiento de la señal. Las placas que incluyen una o más FPGA montadas en BGA generalmente utilizan apilados de seis capas o más, ya que esto proporciona el número necesario de capas de señal para el enrutamiento de escape de la BGA.
Se sabe que el enrutamiento de líneas de banda (striplines) a velocidades de señalización del orden de los Gbps (y más altas) proporcionan menores pérdidas que el enrutamiento de microstrips, y se utilizará inevitablemente para escapar de un FPGA de alta densidad de pines u otro controlador. Cuando se enrutan entre dos planos conductores, las pistas de línea de banda tendrán cierta inmunidad natural a la EMI externa. Sin embargo, se requiere un dieléctrico más grueso para alcanzar un determinado valor de impedancia controlada y se deben utilizar vías en las conexiones PHY, MAC y del transceptor. Todas las vías colocadas en ese tipo de interconexiones de alta velocidad deben perforarse con la técnica de "backdrilling" para evitar la resonancia del stub de la vía.
La dificultad en el diseño de los transceptores ópticos no es necesariamente la tasa de transferencia de datos, sino el tiempo de subida de las señales eléctricas convertidas. Este es el factor limitante que determina el impacto de los efectos de la señalización de alta velocidad en cualquier PCB. A medida que aumenta la velocidad de datos, también debe disminuir el tiempo de subida de la señal. En las telecomunicaciones, a menudo nos referimos al intervalo de tiempo unitario (UI), que puede referirse a la cantidad de tiempo que un símbolo determinado existe en un flujo de datos. Con 50 Gbps en un solo carril, el UI es justo el inverso de la velocidad de datos, o 20 ps/baud.
La fluctuación de retardo es un factor determinante de las tasas de error de bits, y para mantener la integridad de los datos por debajo de una tasa máxima de error de bits, es necesario mantener la fluctuación de retardo por debajo de un cierto margen permitido. Este margen generalmente se expresa como una fracción del UI. Por ejemplo, un margen de fluctuación de 0,05 UI equivale a una fluctuación máxima de 2 ps en un carril de 25 Gbps (UI = 40 ps/baud). La fluctuación debe abordarse a nivel del chip, ya que requiere una conducción extremadamente estable, así como a nivel de la PCB con una disposición y una fabricación adecuadas.
Módulos de transceptores ópticos en un conmutador de red de fibra
La diafonía puede inducir fluctuaciones, por lo que se debe tener cuidado y evitarla entre las conexiones del transceptor óptico. La señalización diferencial se usa típicamente, ya que proporciona inmunidad al ruido de modo común y reduce la diafonía inductiva entre carriles. Colocar un plano de tierra lo más cerca posible de la capa de superficie proporcionará una mejor supresión de la diafonía y de la EMI. El margen de fluctuación también determinará el límite de desajuste de longitud permitida entre cada extremo de un par diferencial. Este desajuste, cuando se combina con la fluctuación, hará que se acumule el sesgo para las señales que viajan por una interconexión.
Teniendo en cuenta los tiempos de subida tan rápidos que se utilizan en la Ethernet de Gbps y de alta velocidad, incluyendo la Ethernet sobre fibra, las interconexiones entre el transceptor óptico y un chip o entre dos chips deben ser muy cortas o, de lo contrario, el comportamiento de la línea de transmisión se percibirá fácilmente y corromperá las señales. Estas líneas deben cancelarse o recibir emparejamiento de impedancias para evitar la reflexión de la señal. Con esquemas de modulación como el 4PAM, una fuerte reflexión de la señal puede generar aumentos significativos en la BER debido a la respuesta escalonada en las señales digitales a partir de reflexiones repetidas. En este caso, el enrutamiento con impedancia controlada es fundamental, ya que puede reducir la cantidad de redes de emparejamiento de impedancia requeridas en la placa.
Las herramientas de diseño y simulación de Altium Designer están pensadas para ayudarte a crear tus PCB para casi cualquier aplicación. Las herramientas de diseño y simulación de alta velocidad son ideales para el diseño de transceptores ópticos y las herramientas de gestión de datos y documentación pueden ayudarte a preparar la fabricación.
Ponte en contacto con nosotros o descárgate la versión de prueba gratuita si te interesa saber más sobre Altium Designer. Tendrás acceso a las mejores herramientas de diseño, simulación y administración de datos del sector en un único programa. Contacta hoy mismo con un experto de Altium para obtener más información.