Trasmettitori ottici ad alta velocità: layout PCB logico per Gigabit e Ethernet più veloce

Attenzione al processo di produzione durante il layout e la progettazione del ricetrasmettitore ottico

Nel layout PCB e del design dei canali per i trasmettitori ottici, la progettazione PCB ad alta velocità è assoluta protagonista; richiede di considerare tutti gli aspetti della progettazione ad alta velocità, specialmente a velocità di trasmissione dati molto elevate. Le velocità di dati fino a 400 Gbps su 10 corsie (cioè 40 Gbps per corsia!) sono possibili su lunghe distanze con il giusto layout PCB e le giuste tecniche di routing.

Problematiche relative al layout e al routing del ricetrasmettitore ottico

Il routing tra chip, o tra un chip e un ricetrasmettitore ottico, a velocità di rete elevate richiede di tenere conto di una serie di regole di progettazione ad alta velocità, sia per un singolo ricetrasmettitore che per il backplane che collega più ricetrasmettitori. Alcuni aspetti particolarmente importanti della progettazione ad alta velocità si manifestano con velocità di trasmissione dati Gbps molto elevate, come vedremo in seguito. La progettazione di un'interconnessione tipica tra un chip e un ricetrasmettitore, o tra due chip, come parte della progettazione del canale ad alta velocità richiede la considerazione di quanto segue:

Materiale del substrato PCB

Il materiale substrato determina l'efficace costante dielettrica della scheda e la sua tangente di perdita. L'impedenza della traccia aumenta man mano che la costante dielettrica del substrato diminuisce, quindi la geometria di una determinata traccia deve essere modificata per garantire che l'impedenza della traccia assuma un valore coerente in tutta l'interconnessione.

La dispersione nel substrato fa in modo che diverse armoniche che compongono un segnale digitale si spostino a velocità diverse, causando distorsione e diffusione del segnale. Questo aumenta il jitter di fase al ricevitore. Pertanto, un materiale substrato deve essere scelto con una costante dielettrica piatta a frequenze comprese tra la frequenza di ripetizione del segnale e la frequenza di riferimento. Anche il substrato dovrebbe avere basse perdite. Da notare che non è sempre possibile soddisfare entrambi i requisiti contemporaneamente in ogni gamma di frequenza.

Considerazioni sulla produzione

Con i tempi di salita del segnale molto rapidi necessari per le reti ad alta velocità, le discontinuità di impedenza devono essere ridotte al minimo su tutta la scheda. Ciò significa che l'uso di vias deve essere ridotto al minimo su interconnessioni ad alta velocità. L'impedenza di una determinata traccia può variare a causa delle variazioni di ruvidità superficiale e geometria, creando problemi di integrità del segnale che contribuiscono al jitter.

C'è un altro aspetto della ruvidità superficiale che deve essere affrontato. A velocità molto elevate, la corrente di afflusso/deflusso in una traccia tenderà a depositarsi vicino al bordo di un conduttore di rame a causa dell'effetto pelle, che provoca un aumento delle perdite resistive. I conduttori di rame possono essere elettrodepositati o pressati e arrotolati. L'ultimo processo tende a produrre conduttori con superfici più uniformi, pertanto è preferibile per ridurre le perdite resistive in un'interconnessione.

Attenzione al processo di produzione durante il layout e la progettazione del ricetrasmettitore ottico

Layer Stack

Le linee guida di routing per Ethernet su rame sono generalmente implementate su PCB a 2 o 4 layer con isole di alimentazione e di terra. Nei PCB con velocità Gbps per trasmettitori ottici, la designazione dei layer di segnale ad alta velocità all'interno dello stack-up influisce direttamente sulle prestazioni del segnale. Le schede che includono uno o più FPGA montati su BGA utilizzano generalmente stack-up a 6 layer o più, in quanto ciò fornisce il numero necessario di layer di segnale per l'escape routing dal BGA.

L'instradamento Stripline a Gbps e a velocità di segnalazione più elevate è noto per fornire perdite inferiori rispetto all'instradamento a microstrip e sarà inevitabilmente utilizzato per sfuggire a un FPGA ad alta densità di pin o a un altro controllore. Quando esegue il routing tra due piani conduttivi, le tracce stripline avranno una certa immunità naturale alle EMI esterne. Tuttavia, è necessario uno spessore dielettrico per raggiungere un determinato valore di impedenza controllata e le vias devono essere utilizzate nelle connessioni PHY, MAC e ricetrasmettitore. Qualsiasi via posizionato su tali interconnessioni ad alta velocità dovrebbe essere perforato per prevenire la risonanza dello stub.

Jitter e instradamento

La sfida nel layout del ricetrasmettitore ottico non è necessariamente la velocità di trasferimento dati, ma piuttosto il tempo di salita dei segnali elettrici convertiti. Questo è il fattore limitante che determina l'impatto degli effetti di segnalazione ad alta velocità in qualsiasi PCB. All'aumentare della velocità dei dati, anche il tempo di salita del segnale deve diminuire. Nelle telecomunicazioni si parla spesso di intervallo di tempo unitario (UI), che può riferirsi alla quantità di tempo in cui un dato simbolo esiste in un flusso di dati. A 50 Gbps in una singola corsia, l'interfaccia utente è solo l'inverso della velocità dati, ovvero 20 ps/baud.

Il jitter è solo uno dei fattori che determinano il tasso di errore di bit e, per mantenere l'integrità dei dati a un tasso di errore di bit inferiore a quello massimo, è necessario mantenere il jitter al di sotto di un certo margine consentito. Questo margine viene generalmente espresso come una frazione dell'interfaccia utente; ad esempio, un margine jitter di 0,05 UI equivale a un massimo di 2 ps in una corsia di 25 Gbps (UI = 40 ps/baud). Il jitter deve essere considerato a livello di chip, poiché richiede un driving estremamente stabile, e a livello di PCB con un layout e una produzione adeguati.

Moduli di ricetrasmettitore ottico in uno switch di rete a fibra

La diafonia può indurre jitter, quindi è necessario prestare attenzione per prevenirla tra le connessioni del ricetrasmettitore. In genere si utilizza la segnalazione differenziale, che garantisce l'immunità al rumore di modo comune e riduce la diafonia induttiva tra le corsie. Posizionare un piano di massa il più vicino possibile al layer superficiale fornirà una migliore soppressione della diafonia e soppressione EMI. Il margine jitter determinerà anche il limite di mancata corrispondenza della lunghezza consentita tra ciascuna estremità di una coppia differenziale. Questa mancata corrispondenza, se combinata con il jitter, causerà l'accumulo di disallineamento per i segnali che viaggiano su un'interconnessione.

Dati i tempi di salita molto rapidi utilizzati in Gbps e Ethernet più veloce, anche per Ethernet su fibra, le interconnessioni tra il ricetrasmettitore e un chip, o tra due chip, devono essere molto brevi, altrimenti il comportamento della linea di trasmissione sarà facilmente notato e danneggerà i tuoi segnali. Queste linee devono essere terminate e/o l'impedenza adattata per prevenire il riflesso di segnale. Con schemi di modulazione come 4PAM, un forte riflesso del segnale può creare aumenti significativi del BER a causa della risposta a gradini nei segnali digitali da riflessi ripetuti. Il routing a controllo di impedenza è fondamentale in questo caso, in quanto può ridurre il numero di reti di adattamento dell'impedenza necessarie su tutta la scheda.

Gli strumenti di layout e simulazione di Altium Designer sono progettati per aiutarti a progettare PCB per quasi tutte le applicazioni. Gli strumenti di progettazione e simulazione ad alta velocità sono ideali per il layout ottico del ricetrasmettitore e gli strumenti di gestione e documentazione dei dati possono aiutarti a prepararti per la produzione.

Contattaci o scarica una prova gratuita se sei interessato a saperne di più su Altium Designer. Avrai accesso ai migliori strumenti del settore per layout, simulazione e gestione dei dati in un unico programma. Parla oggi stesso con un esperto Altium per saperne di più.