Optische Hochgeschwindigkeits-Transceiver: Logische PCB-Layout-Guidelines für Gigabit-Ethernet und schneller

Achten Sie beim Layout und Design optischer Transceiver auf Ihren Herstellungsprozess

Die Geschichte des PCB-Layouts und des Kanal-Designs für optische Transceiver ist in Wahrheit eine Geschichte des Hochgeschwindigkeits-PCB-Designs; sie erfordert die Berücksichtigung aller Aspekte des Hochgeschwindigkeits-Designs, insbesondere bei sehr hohen Datenraten. Datenraten von bis zu 400 Gbit/s auf 10 Lanes (das sind 40 Gbit/s pro Lane!) sind mit den richtigen Gigabit-Ethernet-PCB-Layout-Guidelines und den richtigen Routing-Techniken über große Entfernungen möglich.

Herausforderungen bei Layout und Routing von optischen Transceivern

Das Routing zwischen Chips bzw. zwischen einem Chip und einem optischen Transceiver bei hohen Netzwerkgeschwindigkeiten erfordert die Berücksichtigung einer Reihe von Hochgeschwindigkeits-Designregeln, sowohl für einen einzelnen Transceiver als auch für die Backplane, die mehrere Transceiver miteinander verbindet. Einige besonders wichtige Aspekte des Hochgeschwindigkeits-Designs manifestieren sich bei sehr hohen Gbit/s-Datenraten; auf einige dieser Aspekte gehen wir im Folgenden ein. Das Entwerfen einer typischen Verbindung zwischen einem Chip und einem Transceiver oder zwischen zwei Chips als Teil des Hochgeschwindigkeitskanal-Designs erfordert folgende Abwägungen:

PCB-Substratmaterial

Das Substratmaterial bestimmt die effektive Dielektrizitätskonstante der Leiterplatte und ihren Verlustfaktor. Der Leiterbahnwiderstand nimmt zu, wenn die Dielektrizitätskonstante des Substrats abnimmt. Daher muss die Geometrie einer bestimmten Leiterbahn angepasst werden, um sicherzustellen, dass der Leiterbahnwiderstand in einer gesamten Verbindung einen konstanten Wert annimmt.

Die Dispersion im Substrat bewirkt, dass sich verschiedene Harmonische, aus denen ein digitales Signal besteht, mit unterschiedlichen Geschwindigkeiten bewegen, was zu Signalverzerrung und -spreizung führt. Dies erhöht den Phasenjitter am Empfänger. Daher sollte bei Frequenzen zwischen der Signalwiederholfrequenz und der Kniefrequenz ein Substratmaterial mit einer flachen Dielektrizitätskonstante gewählt werden. Außerdem sollte das Substrat verlustarm sein. Beachten Sie, dass es nicht immer möglich ist, beide Anforderungen gleichzeitig in jedem Frequenzbereich zu erfüllen.

Überlegungen zur Fertigung

Bei den sehr schnellen Signalanstiegszeiten, die für Hochgeschwindigkeitsnetzwerke erforderlich sind, müssen Impedanzdiskontinuitäten auf der gesamten Leiterplatte minimiert werden. Das bedeutet, dass die Verwendung von Vias bei Hochgeschwindigkeitsverbindungen minimiert werden sollte. Der Widerstand einer bestimmten Leiterbahn kann aufgrund von Variationen der Oberflächenrauhigkeit und -geometrie variieren, was zu Problemen mit der Signalintegrität führen kann, die zu Jitter beitragen.

Es gibt einen weiteren Aspekt der Oberflächenrauhigkeit, der in Betracht gezogen werden muss. Bei sehr hohen Geschwindigkeiten neigt der Zu-/Abstrom in einer Leiterbahn aufgrund des Skin-Effekts dazu, sich in der Nähe der Kante eines Kupferleiters abzusetzen, wodurch die Widerstandsverluste zunehmen. Kupferleiter können galvanisiert oder gepresst und gerollt werden. Das letztere Verfahren führt in der Regel zu Leitern mit glatteren Oberflächen und ist daher vorzuziehen, um die Widerstandsverluste in einer Verbindung zu verringern.

Achten Sie beim Layout und Design optischer Transceiver auf Ihren Herstellungsprozess

Lagenaufbau

Routing-Richtlinien für Ethernet über Kupfer werden in der Regel auf 2-lagigen oder 4-lagigen PCBs mit Strom- und Masseinseln implementiert. In PCBs mit Geschwindigkeiten im Gbit/s-Bereich für optische Transceiver wirkt sich die Bestimmung von Hochgeschwindigkeits-Signallagen innerhalb des Lagenaufbaus direkt auf die Signalleistung aus. Bei Leiterplatten mit einem oder mehreren BGA-montierten FPGAs werden in der Regel Aufbauten mit 6 oder mehr Lagen verwendet, da dies die erforderliche Anzahl von Signallagen für das Escape-Routing vom BGA bietet.

Das Stripline-Routing mit Signalgeschwindigkeiten im Gbit/s-Bereich und höher bietet bekanntermaßen geringere Verluste als das Mikrostreifen-Routing und wird unweigerlich für Escapes aus einem FPGA mit hoher Pin-Dichte oder einem anderen Controller verwendet. Wenn sie zwischen zwei leitfähigen Flächen verlegt werden, haben Stripline-Leiterbahnen eine gewisse natürliche Immunität gegen externe EMI. Allerdings ist ein dickeres Dielektrikum erforderlich, um einen gegebenen kontrollierten Widerstandswert zu erreichen, und Durchkontaktierungen müssen an den PHY-, MAC- und Transceiver-Verbindungen verwendet werden. Alle Durchkontaktierungen, die auf solchen Hochgeschwindigkeitsverbindungen platziert sind, sollten per Backdrilling gebohrt werden, um eine Stubresonanz an den Vias zu verhindern.

Jitter und Routing

Die Herausforderung beim optischen Transceiver-Layout ist nicht unbedingt die Datenübertragungsrate, sondern vielmehr die Anstiegszeit der konvertierten elektrischen Signale. Das ist der begrenzende Faktor, der die Auswirkungen von Hochgeschwindigkeitssignaleffekten in jeder Leiterplatte bestimmt. Mit zunehmender Datenrate muss auch die Signalanstiegszeit abnehmen. In der Telekommunikation beziehen wir uns häufig auf das Einheitenzeitintervall (Unit Interval, UI), das sich auf die Zeit beziehen kann, in der ein bestimmtes Symbol in einem Datenstrom existiert. Bei 50 Gbit/s in einer einzelnen Lane ist die UI schlicht der Kehrwert der Datenrate, oder 20 ps/Baud.

Jitter ist nur ein wichtiger Faktor für die Bitfehlerrate, und um die Datenintegrität unter einer bestimmten maximalen Bitfehlerrate zu halten, muss der Jitter unter einer zulässigen Marge bleiben. Diese Marge wird in der Regel als Bruchteil des UI ausgedrückt; so entspricht beispielsweise eine Jitter-Marge von 0,05 UI einem maximalen Jitter von 2 ps in einer 25-Gbit/s-Lane (UI = 40 ps/Baud). Jitter muss auf der Chip-Ebene angegangen werden, da er eine extrem stabile Ansteuerung erfordert, und auch auf der Leiterplattenebene durch ein geeignetes Layout und die richtige Fertigung.

Optische Transceiver-Module in einem Glasfaser-Netzwerk-Switch

Übersprechen kann Jitter verursachen, daher sollte darauf geachtet werden, Übersprechen zwischen Transceiver-Verbindungen zu verhindern. Typischerweise wird differentielle Signalübertragung verwendet, da sie Gleichtakt-Störfestigkeit bietet und induktives Übersprechen zwischen Lanes reduziert. Das Platzieren einer Massefläche so nah wie möglich an der Oberflächenlage sorgt für eine bessere Übersprechunterdrückung und EMI-Unterdrückung. Die Jitter-Marge bestimmt auch die Obergrenze für den zulässigen Längenunterschied zwischen jedem Ende eines Differentialpaars. Dieser Unterschied führt in Kombination mit Jitter dazu, dass sich ein Versatz für Signale ansammelt, die auf einer Verbindung unterwegs sind.

In Anbetracht der sehr schnellen Anstiegszeiten, die bei Gbit/s und schnellerem Ethernet einschließlich Ethernet über Glasfaser verwendet werden, müssen die Verbindungen zwischen dem Transceiver und einem Chip oder zwischen zwei Chips sehr kurz sein, da sonst das Verhalten der Übertragungsleitung leicht zu erkennen ist und Ihre Signale verfälscht. Diese Leitungen sollten terminiert und/oder impedanzangepasst werden, um eine Signalreflexion zu verhindern. Bei Modulationsschemata wie 4PAM können starke Signalreflexionen aufgrund der treppenförmigen Reaktion in digitalen Signalen bei wiederholten Reflexionen zu einem erheblichen Anstieg der BER führen. Impedanzgeregeltes Routing ist hier von entscheidender Bedeutung, da es die Anzahl der erforderlichen Impedanzanpassungsnetzwerke auf der gesamten Leiterplatte reduzieren kann.

Die Layout- und Simulationswerkzeuge in Altium Designer wurden entwickelt, um Ihnen beim Designen von PCBs für nahezu jede Anwendung zu helfen. Die Hochgeschwindigkeits-Design- und Simulationswerkzeuge sind ideal für das Layout optischer Transceiver, und die Datenmanagement- und Dokumentationswerkzeuge helfen Ihnen bei der Vorbereitung auf die Fertigung.

Kontaktieren Sie uns oder laden Sie eine kostenlose Testversion herunter, wenn Sie daran interessiert sind, mehr über Altium Designer zu erfahren. Sie erhalten Zugang zu den branchenweit besten Werkzeugen für Layout, Simulation und Datenmanagement in einem einzigen Programm. Sprechen Sie noch heute mit einem Experten von Altium, um mehr zu erfahren.