Cómo gestionar la integridad de potencia y la EMI en sistemas multitarjeta complejos

Cada ensamblaje multitarjeta introduce un conjunto de restricciones de distribución de potencia que no existen en los diseños de una sola placa. En el momento en que la potencia cruza un conector o cable entre placas, la PDN adquiere resistencia en serie adicional, resistencia de contacto e inductancia de lazo, lo que degrada la regulación de voltaje y eleva la impedancia vista por las cargas aguas abajo. Los diseñadores que tratan la interconexión como una extensión transparente del riel de alimentación de la placa fuente descubrirán que las caídas transitorias de voltaje, el ruido conducido y los problemas térmicos en el conector se convierten en los modos de falla dominantes del sistema.

El problema de diseño fundamental es que una PDN optimizada en una placa no puede mantener su perfil de impedancia a través de un límite físico que nunca fue diseñado para cruzar. Los conectores y cables se comportan como elementos parásitos concentrados en la trayectoria de potencia, y su impacto escala con la corriente de carga y la frecuencia de conmutación. Abordar esto requiere tratar la distribución de potencia de cada placa como un problema de diseño independiente, dimensionar la interconexión tanto para el rendimiento en CC como en CA, y filtrar en el límite para evitar que el ruido se propague entre placas.

¿Por qué fallan las conexiones PCB multitarjeta?

Los ensamblajes PCB multitarjeta introducen modos de falla que no existen en los diseños de una sola placa. La separación física entre placas, las interconexiones que las unen y la división de dominios de potencia y señal entre envolventes crean oportunidades para un rendimiento degradado o incluso un incumplimiento total. Los diseñadores que tratan cada placa como un problema de diseño aislado y luego las unen con conectores o cables suelen sorprenderse cuando el sistema integrado falla las pruebas de EMC o presenta errores funcionales intermitentes.

Las tres categorías de falla más comunes en las conexiones multitarjeta son:

1. Desalineación mecánica entre conectores, circuitos flexibles o ensamblajes de cables, lo que produce contacto intermitente, resistencia elevada en las interfaces de acoplamiento o conexiones completamente abiertas bajo vibración o ciclos térmicos.
2. Falla de EMC originada por problemas de integridad de señal, donde las discontinuidades de impedancia, trayectorias de retorno insuficientes o diafonía excesiva en la interfaz placa a placa producen emisiones radiadas que superan los límites regulatorios.
3. Falla de EMC originada por problemas de integridad de potencia, donde el ruido en los rieles de alimentación se conduce a través de la interconexión, se acopla a las líneas de señal o se irradia desde cables que actúan como antenas no intencionales.

Los problemas mecánicos suelen detectarse durante la creación de prototipos y se resuelven con análisis de tolerancias o una nueva selección del conector. Sin embargo, las fallas de EMC tienden a aparecer tarde en el ciclo de desarrollo durante las pruebas de conformidad, y son mucho más costosas de corregir porque a menudo requieren cambios de layout, revisiones del pinout del conector o filtrado adicional que no se había previsto en el diseño original.

Integridad de señal y EMI en la interfaz placa a placa

Ya sea que la interconexión sea un cable plano, un conector placa a placa o un circuito flexible, el mecanismo que vincula la degradación de la integridad de señal con la falla de EMI es casi siempre el mismo: asignación insuficiente de pines de tierra. Cada conductor de señal en una interconexión multitarjeta necesita una trayectoria de retorno de baja impedancia físicamente adyacente. Cuando los pines de tierra son escasos o están mal distribuidos en el pinout del conector, las corrientes de retorno se ven forzadas a circular por lazos largos e inductivos que radiarán.

Al mismo tiempo, las señales que comparten trayectorias de retorno distantes se acoplan entre sí, degradando la calidad de la señal y produciendo corrientes en modo común que impulsan emisiones desde el cable o la carcasa del conector. La interconexión puede fallar de dos maneras distintas: puede irradiar emisiones directamente desde el área de lazo formada entre los conductores de señal y retorno, o puede conducir ruido de una placa a la otra, donde luego se irradia desde pistas, planos o cables de E/S en la placa receptora. Ambos mecanismos son comunes, y ambos se pueden prevenir con una correcta asignación de tierra y filtrado en la interfaz del conector.

Reducción de EMI en interconexiones multitarjeta

Las siguientes directrices abordan los principales riesgos de EMI en interfaces placa a placa. Cada una apunta a un mecanismo de acoplamiento específico y debe aplicarse durante la planificación del esquemático y el layout, no dejarse para una corrección posterior a la conformidad.

• Restrinja el área del lazo de la trayectoria de retorno asegurando que cada pista de señal tenga una referencia de tierra adyacente e ininterrumpida a ambos lados de la interconexión. Cuando una señal cruza de una placa a otra, su corriente de retorno debe seguir una trayectoria de baja inductancia inmediatamente adyacente al conductor de señal. Cualquier hueco o discontinuidad en esa trayectoria obliga a la corriente de retorno a formar un lazo más amplio, y el área del lazo es directamente proporcional a las emisiones radiadas.
• Intercale pines de tierra en el pinout del conector en lugar de agrupar todas las señales en un lado y todas las tierras en el otro. Se prefiere una relación señal-tierra de 1:1 para interfaces de alta velocidad; 2:1 es un mínimo práctico para conexiones de velocidad moderada. Distribuir pines de tierra a lo largo del pinout proporciona a cada señal un retorno cercano de baja impedancia y reduce la diafonía entre pines de señal adyacentes.
• Enrute los pares diferenciales como pares verdaderos a través de la interconexión, manteniendo un espaciado y simetría consistentes desde el transmisor hasta el receptor. La cancelación de campo que hace eficaz la señalización diferencial solo funciona cuando los dos conductores están equilibrados en impedancia y geometría física a lo largo de toda la trayectoria, incluido el paso por el conector o cable.
• Una la tierra de chasis con la tierra de la PCB en puntos definidos de baja impedancia dentro de la envolvente. En carcasas multitarjeta, la propia envolvente puede servir como estructura de apantallamiento, pero solo si la impedancia de unión a tierra es lo suficientemente baja a las frecuencias de interés. Una unión de chasis de punto único con un cable largo es ineficaz por encima de unos pocos megahercios; se necesitan múltiples uniones cortas distribuidas alrededor del perímetro de la envolvente para contener las emisiones radiadas.

Estas directrices reducen el riesgo, pero no garantizan la conformidad. Los sistemas multitarjeta presentan efectos de interacción que son difíciles de predecir a partir del análisis de placas individuales por sí solas. Dos placas que, de forma independiente, superan las pruebas de emisiones radiadas pueden fallar como ensamblaje una vez interconectadas, porque el cable o conector introduce nuevas trayectorias de corriente en modo común y nuevas estructuras de antena. Siempre es necesario realizar un escaneo de preconformidad del ensamblaje integrado, seguido de pruebas formales de EMC, para verificar que el sistema combinado cumple las normas aplicables de emisiones de radio.

Integridad de potencia en conexiones multitarjeta

La distribución de potencia multitarjeta requiere estrategias de diseño distintas para CA y CC. La integridad de potencia de CA de alta velocidad depende de minimizar la impedancia colocando los reguladores de voltaje en la misma placa que sus cargas IC. Enrutar potencia regulada a través de cables o conectores añade inductancia y resistencia que los capacitores de desacoplo no pueden compensar por completo. En consecuencia, los reguladores deben colocarse localmente, permitiendo que solo voltajes de bus intermedio o CC a granel crucen las interfaces placa a placa.

La integridad de potencia de CC, en cambio, se ocupa de la caída resistiva de voltaje, la capacidad de conducción de corriente de los conductores y pines del conector, y los límites térmicos bajo carga sostenida. Tanto las trayectorias de potencia de CA como de CC a través de una interconexión también pueden actuar como portadoras de emisiones conducidas. El ruido de conmutación de un regulador en una placa puede conducirse a través del cable hasta la segunda placa, donde se acopla a circuitos sensibles o se irradia desde pistas y planos. A menudo es necesario filtrar en el límite de la interconexión, tanto del lado de la fuente como del de la carga, para contener las emisiones conducidas y evitar que se conviertan en emisiones radiadas aguas abajo.

Dos normas IPC rigen los aspectos de integridad de potencia de CC relacionados con el dimensionamiento de conductores y conexiones. IPC-2221 proporciona los requisitos de espaciado para distancia de fuga y separación entre conductores a distintos potenciales de voltaje, lo cual se aplica directamente al espaciado de pines de potencia en conectores y a la separación entre pistas en la PCB cerca de los puntos de entrada de potencia. IPC-2152 aborda la capacidad de conducción de corriente de los conductores de PCB, proporcionando los datos necesarios para dimensionar pistas, vertidos de cobre y vías de modo que el diseño permanezca dentro de su aumento de temperatura permitido bajo carga sostenida de CC. Confiar en reglas empíricas antiguas para el ancho de pista frente a la corriente, en lugar del enfoque de modelado térmico de IPC-2152, con frecuencia da como resultado conductores subdimensionados que se sobrecalientan en ensamblajes multitarjeta cerrados donde el flujo de aire es restringido.

Diseño de la PDN para cada placa en un ensamblaje multitarjeta

Cada placa en un sistema multitarjeta debe tratarse como un problema independiente de distribución de potencia antes de diseñar la interconexión. Compartir reguladores entre placas o asumir que un solo banco de capacitores a granel en una placa alimentará cargas en otra conduce a perfiles de impedancia de PDN que no pueden cumplir la impedancia objetivo en las frecuencias donde las cargas demandan corriente.

• Trate la PDN de cada placa como un diseño separado cuando las placas soporten sus propias cargas digitales de alta corriente. Un regulador compartido a través de un cable no puede mantener baja impedancia en las frecuencias donde un FPGA o un SoC consume corriente transitoria. Cada placa debe tener su propia etapa de regulación para cualquier riel que alimente lógica de conmutación rápida.
• Coloque los módulos reguladores de voltaje físicamente cerca de los IC de mayor corriente en cada placa, particularmente FPGA y procesadores de alta velocidad con grandes bancos de E/S digitales. La inductancia de incluso unos pocos centímetros de pista entre un VRM y su carga puede producir caídas de voltaje que superen la tolerancia del riel durante eventos transitorios rápidos.
• Verifique que el stackup de cada placa proporcione suficiente capacitancia de plano para el rango de frecuencia comprendido entre el punto donde los capacitores de desacoplo discretos pierden efectividad y donde el VRM empieza a regular. Un dieléctrico delgado entre los planos de potencia y tierra reduce la impedancia en este rango de frecuencia intermedio y disminuye la cantidad de capacitores discretos necesarios.
• Dimensione los vertidos de cobre y las regiones del plano de potencia en función del consumo de corriente real y del aumento de temperatura permitido según IPC-2152, no según la configuración predeterminada de vertido o la cobertura visual. En ensamblajes multitarjeta cerrados con enfriamiento convectivo limitado, los vertidos subdimensionados alcanzan los límites térmicos más rápido que en diseños de una sola placa con flujo de aire abierto.

Un flujo de trabajo completo de PI y EMI que evita interrupciones

A medida que las placas se vuelven más complejas, también lo hacen las tareas manuales necesarias para actualizar los PCB multiboard y garantizar que los cambios se gestionen entre múltiples partes interesadas. Sin embargo, los ingenieros no necesitan aislar sus placas para detectar problemas de PI y EMI.

Los ingenieros pueden evitar las retrabajos oportunos y costosos que surgen, pero deben volverse más proactivos al gestionar los cambios desde distintos ángulos. Con diversos factores a considerar, desde el abastecimiento hasta el diseño mecánico y la fabricación, de upstream a downstream, una plataforma unificada permite una mayor comunicación entre todos los departamentos.

Altium Develop incorpora todas las herramientas que los ingenieros necesitan para gestionar diseños ECAD y MCAD, requisitos y BOM en un único entorno orientado al diseño, a fin de permitir iteraciones más rápidas y crear vínculos más confiables entre los ingenieros y los equipos de abastecimiento. La combinación de BOM Portal, Requirements Portal y las capacidades de diseño les brinda mayor visibilidad de los factores externos. Los diseñadores pueden ver cómo las elecciones de componentes afectarán sus flujos de trabajo, y viceversa. Comience con Altium Develop →

Preguntas frecuentes

¿Qué es la integridad de potencia en PCB?

En aplicaciones de alto rendimiento, el cumplimiento de integridad de potencia (PI) es vital para garantizar que cada dispositivo de la red reciba el voltaje y la energía exactos que necesita para funcionar de manera confiable y eficiente.

¿Cómo se mantiene la integridad de la señal?

La integridad de la señal se gestiona principalmente garantizando la simetría de los pares diferenciales y la consistencia de la impedancia. Ambas pistas de un par deben coincidir exactamente en longitud y geometría para asegurar que las señales lleguen simultáneamente y cancelen el ruido.

¿Cómo se controla la EMI?

Para controlar la EMI en un sistema multiboard, los diseñadores deben garantizar trayectorias de retorno continuas y utilizar enrutamiento diferencial para cancelar los campos electromagnéticos antes de que se irradien. Al integrar estas estrategias desde el inicio y utilizar conectores blindados e intercalados, se evita la interferencia.