¿Cuándo importa la ubicación del condensador de desacoplo en una PCB?

La colocación de los capacitores de desacoplo es uno de esos temas de diseño de PCB en los que una regla simple se repite mucho más allá de las condiciones en las que realmente es útil. La instrucción estándar es conocida: coloque el capacitor lo más cerca posible del pin de alimentación. Los diseñadores la escuchan en hojas de datos, notas de aplicación, listas de verificación de diseño y diagramas generados por IA que muestran capacitores agrupados alrededor de cada CI como si fueran un borde decorativo. El problema es que este consejo comprime varias estructuras diferentes de la PDN en una sola regla, y esas estructuras no se comportan de la misma manera.

Una vez que se define la trayectoria inductiva entre el capacitor y la carga, la decisión de colocación se vuelve mucho más sencilla. En algunas placas, mover un capacitor incluso una distancia modestamente mayor aumenta la inductancia de la trayectoria lo suficiente como para que el componente sea menos eficaz. En otras placas, especialmente en diseños multicapa con planos de alimentación y tierra muy próximos entre sí, la ubicación exacta del capacitor puede volverse mucho menos sensible porque los planos proporcionan la trayectoria de corriente de baja inductancia.

Antecedentes sobre la colocación de capacitores de desacoplo

Parte de la actividad de desmitificación en torno a la colocación de capacitores de desacoplo se remonta al artículo de IEEE del Dr. Todd Hubing sobre PCB multicapa con planos internos de alimentación y tierra. Ese artículo examinó si las reglas de colocación habituales de placas de una y dos caras seguían aplicándose una vez que una placa utilizaba un par de planos de baja inductancia. El resultado clave es el que todavía impulsa el debate hoy: cuando los capacitores de desacoplo se conectan a planos muy próximos entre sí (<10 mil), la impedancia medida del bus de alimentación puede mostrar muy poca sensibilidad a la ubicación de colocación del capacitor, siempre que el capacitor no se coloque excesivamente lejos de la carga.

Ese resultado es útil, pero también es fácil generalizarlo en exceso. La conclusión de Hubing no fue que la ubicación del capacitor nunca importe. La idea era que los pares de planos muy próximos cambian la inductancia dominante en la trayectoria de corriente, lo que modifica cuánto afecta la ubicación del capacitor a la impedancia de la PDN. Eso es muy distinto de decir que cualquier placa puede ignorar la colocación del capacitor.

Lea aquí el artículo del Dr. Hubing:

• Hubing, Todd H., James L. Drewniak, Thomas P. Van Doren, and David M. Hockanson. "Power bus decoupling on multilayer printed circuit boards." IEEE Transactions on Electromagnetic Compatibility 37, no. 2 (2002): 155-166.

Gráfico de Hubing et al. que muestra curvas de impedancia superpuestas para capacitores colocados en múltiples ubicaciones sobre una placa multicapa con planos de alimentación y tierra estrechamente espaciados.

El encapsulado del componente determina si la colocación importa

La afirmación de que la ubicación del capacitor “no importa” es una generalización excesiva; la ubicación del capacitor importa de manera diferente según el encapsulado, el stackup del PCB y cómo se conecta el capacitor a la PDN.

Considere un encapsulado con terminales en comparación con un BGA. En un quad flat pack o una pieza similar, los pines de alimentación están expuestos en el perímetro del encapsulado, y un capacitor cercano a menudo puede conectarse directamente a esos pines con trazas cortas. En esa configuración, la ruta entre el capacitor y la carga pasa a formar parte de la impedancia de la trayectoria de alimentación.

Los encapsulados QFN/QFP o similares tienen terminales expuestos alrededor del borde del componente, lo que permite una conexión directa con trazas. Observe la conexión en la red GVDD, donde se utiliza la conexión por traza y existe una alta inductancia de trayectoria por unidad de longitud.

Esa disposición minimiza la inductancia de trayectoria porque el lazo de corriente permanece compacto y la contribución de la traza sigue siendo pequeña. En estos encapsulados, el consejo habitual de colocación tiene sentido práctico porque la disposición de pines fue diseñada para admitir ese estilo de conexión. Tenga en cuenta que podría usar un plano de alimentación con estos encapsulados, pero por lo general el plano no es necesario únicamente para encapsulados con terminales.

Los BGA grandes suelen tener múltiples bolas internas de alimentación y tierra agrupadas en la región interior del encapsulado. Nadie va a enrutar trazas individuales desde capacitores colocados fuera del encapsulado hacia el centro del componente. A menos que coloque los capacitores en la cara posterior del BGA, va a depender de planos de alimentación y tierra y de vías hacia esos planos.

En los BGA grandes, el interior del BGA tendrá muchos de los pines PWR y GND agrupados cerca del centro. Pines rosas = PWR, pines azules = GND. El ejemplo anterior corresponde a un procesador i.MX.

Para los BGA grandes, ese mismo método de conexión directa con trazas es imposible porque los pines de alimentación y tierra son numerosos y están ocultos bajo el cuerpo del encapsulado. Por lo tanto, en este encapsulado, necesita conexiones a planos en capas internas para poder llegar a los pines cercanos al centro del encapsulado. La cuestión entonces es si se debe usar un espaciado pequeño entre los planos de alimentación y tierra, ya que esto afectará la inductancia de la trayectoria.

Inductancia de trayectoria

Para determinar si la ubicación de colocación importa, necesitamos conocer la inductancia total a lo largo de la trayectoria. Esa inductancia total de trayectoria es la ESL propia del capacitor, la inductancia de montaje de las almohadillas y las vías, más la inductancia de enrutamiento entre el capacitor y los pines del dispositivo.

Podemos escribir la inductancia de trayectoria como:

L(path) = ESL + L(mount) + L(trace or plane)

Una estimación útil de orden de magnitud para la inductancia de una traza es de aproximadamente 5 a 7 nH/pulgada, con alrededor de 7.5 nH/pulgada para una traza de 50 ohmios en un sistema de laminado típico con Dk = 4. Estos valores son lo suficientemente grandes como para que incluso una longitud de enrutamiento modesta sea relevante. Si el capacitor ya aporta alrededor de 3 a 3.5 nH de inductancia de montaje, entonces agregar una longitud de traza apreciable puede duplicar o triplicar rápidamente la inductancia total vista entre el capacitor y la carga.

¿Qué ocurre con los planos? Un par de planos tiene inductancia de dispersión, que comúnmente se expresa como inductancia “por cuadrado”. Esta es una forma útil de pensar en el par de planos porque la inductancia total depende de la relación longitud-ancho de la región de dispersión de corriente y del espaciado entre los planos. Para planos muy próximos, los valores típicos pueden estar en el orden de 100 pH/cuadrado.

Trayectoria de corriente entre un capacitor de desacoplo y un CI en un encapsulado BGA. La inductancia a lo largo de esta trayectoria se conoce como inductancia de dispersión.

AMD proporciona en la siguiente tabla algunos valores de inductancia de dispersión de planos y capacitancia entre planos (FR4 típico con Dk) . Tenga en cuenta que el valor de 130 pH/cuadrado para una separación entre planos de 4 mil es muy cercano al valor aproximado indicado por Bogatin (32 pH/cuadrado/mil, o 128 pH/cuadrado sobre un dieléctrico de 4 mil de espesor).

Dejando por un momento de lado la inductancia de dispersión de los planos, en general necesita usar planos en BGA grandes porque es la forma más eficiente de acceder a la gran cantidad de pines de alimentación y tierra en el interior del encapsulado. Como mínimo, necesita grandes vertidos de cobre que se parecen mucho a planos. Ambas opciones proporcionan una inductancia mucho menor que una conexión por traza, como veremos a continuación.

Ejemplo: conexión por plano frente a conexión por traza

Esto nos da dos situaciones para comparar: enrutamiento por traza hacia los pines PWR/GND en un componente con terminales frente a enrutamiento por plano hacia un BGA. Una vez que el capacitor se conecta a un par de planos de alimentación y tierra muy próximos entre sí, el problema de colocación cambia porque los planos transportan la corriente entre el capacitor y el componente. En ese caso, la inductancia distribuida dominante ya no es una traza larga enrutada, sino la inductancia de dispersión en el par de planos.

A esa escala, incluso una región bastante grande de la placa puede aportar menos inductancia que una ruta por traza mucho más corta. Una comparación simple lo deja claro. Supongamos que un capacitor se encuentra a 5 pulgadas de la carga:

• Si esa conexión se realiza con una traza ancha de solo 5 nH/pulgada, la inductancia de enrutamiento por sí sola es de 25 nH
• Al agregar aproximadamente 3 nH de inductancia de montaje se obtiene un total de alrededor de 28 nH

Ahora tome la misma separación de 5 pulgadas y suponga que la corriente viaja a través de una región de plano alimentación-tierra de 5 pulgadas por 2 pulgadas, que equivale a 2.5 cuadrados:

• Con 100 pH/cuadrado, la inductancia de dispersión es de aproximadamente 250 pH, o 0.25 nH
• Agregue los mismos 3 nH de inductancia de montaje y el total es de aproximadamente 3.25 nH

La distancia física es idéntica en ambos casos, pero el método de conexión cambia la inductancia total en casi un orden de magnitud.

Este es el contexto detrás del resultado no tan conocido del trabajo de Hubing. Si un capacitor tiene alrededor de 3 nH de inductancia de montaje y la trayectoria por plano solo añade una fracción de nanohenrio, entonces mover el capacitor por la placa puede no cambiar significativamente la inductancia total de trayectoria. En esas condiciones, la ubicación exacta del capacitor es menos sensible de lo que muchas notas de aplicación o directrices podrían dar a entender.

La guía de colocación depende del método de conexión

En resumen, la mejor ubicación para un capacitor de desacoplo es aquella que minimiza la inductancia (trayectoria + montaje). La inductancia de montaje (ESL + almohadillas/vías) es invariante con la ubicación, mientras que la inductancia de trayectoria puede depender en gran medida de la ubicación. A partir de la discusión anterior sobre la inductancia de traza frente a la inductancia de dispersión, debería quedar claro que la longitud de la traza incrementa la inductancia en mucha mayor medida que el enrutamiento con planos o barras de cobre grandes.

En placas multicapa con planos de alimentación y tierra fuertemente acoplados, la baja inductancia de dispersión puede hacer que la ubicación del capacitor sea mucho menos sensible, especialmente bajo BGA, donde el acceso por plano es la implementación natural. Para QFN, QFP y encapsulados con terminales similares, el diseñador a menudo puede conectar el capacitor directamente entre pines VDD y VSS cercanos con trazas cortas.

Ya sea que necesite desarrollar electrónica de potencia confiable o sistemas digitales avanzados, utilice el conjunto completo de funciones de diseño de PCB y herramientas CAD de clase mundial de Altium. Altium ofrece la principal plataforma del mundo para el desarrollo de productos electrónicos, con las mejores herramientas de diseño de PCB de la industria y funciones de colaboración interdisciplinaria para equipos de diseño avanzados. ¡Contacte hoy mismo a un experto de Altium!

Preguntas frecuentes

¿La ubicación del capacitor de desacoplo siempre debe estar lo más cerca posible del pin de alimentación?

No, pero esto depende del encapsulado del componente. Esa regla es útil en algunos diseños, pero no se aplica por igual a todas las estructuras de PDN. Esto depende de la trayectoria inductiva entre el capacitor y la carga.

¿Por qué los BGA suelen requerir conexiones a planos para los capacitores de desacoplo?

Esto se debe a que los pines de alimentación y tierra están ocultos debajo del encapsulado, a menudo cerca del centro del mismo. No es posible realizar conexiones directas por pista desde capacitores cercanos hasta estos pines, por lo que los planos y las vías se convierten en el método de conexión habitual. El otro método consiste en colocar los capacitores de desacoplo en la cara posterior de la región del BGA y conectarlos a los pines con via-in-pad.

¿Qué es la inductancia de trayectoria en la conexión de un capacitor de desacoplo?

La inductancia de trayectoria es la inductancia total entre el capacitor y la carga. En el artículo, se define como la ESL del capacitor más la inductancia de montaje más la inductancia de enrutamiento de las pistas o los planos.

¿Cómo afectan los planos estrechamente espaciados a la impedancia de la PDN?

Los planos de alimentación y tierra estrechamente espaciados reducen la inductancia de propagación, por lo que la ubicación del capacitor puede volverse mucho menos crítica. Los planos de alimentación y tierra estrechamente espaciados también forman un capacitor efectivo de baja inductancia que puede suministrar energía a CI grandes a altas frecuencias.