5 mitos sobre la integridad de potencia: edición de CA

Si pensaba que la integridad de señal y la EMI estaban llenas de mitos, espere a conocer la integridad de potencia. En la electrónica de potencia y el diseño de PCB, la integridad de potencia se presenta en dos variantes: ya analizamos la integridad de potencia en CC en otra parte del blog, y ahora es momento de revisar los cinco mayores mitos sobre la integridad de potencia en CA. ¡Vamos directo al grano!

Mito 1: Cualquier fuente de alimentación sirve

Muchas discusiones sobre integridad de potencia ignoran por completo el papel del regulador de potencia y suponen que este es teóricamente perfecto. En la realidad, los fabricantes de semiconductores suministran componentes para sistemas digitales de alta velocidad con reguladores de potencia diseñados específicamente para suministrar energía a altas velocidades. Los módulos reguladores de voltaje típicos para rieles de alimentación digitales de alta velocidad tienen tres características importantes:

• Son convertidores buck multifase
• Tienen un ancho de banda alto en el lazo de control
• Tienen baja inductancia de salida

La razón del primer punto es que los diseños multifase pueden funcionar con una frecuencia de conmutación efectiva más alta con un ciclo de trabajo bajo por fase, lo que reduce el ruido de conmutación en la salida. He descrito este punto importante en otro blog.

Sin embargo, para los diseños digitales de alta velocidad, el segundo punto es más importante, ya que determina qué tan rápido puede responder el regulador a los transitorios en la salida y, por lo tanto, mantener estable el voltaje de salida. El corolario del segundo punto es que el regulador tiene una baja impedancia de salida, y esa impedancia debe mantenerse baja hasta frecuencias muy altas. En conjunto, estos factores garantizan que el regulador y la estructura de la PDN (con sus capacitores discretos y la capacitancia de los planos) puedan suprimir el rizado en el riel de alimentación cuando las E/S digitales rápidas comienzan a conmutar.

Mito 2: Una sola capa de alimentación es aceptable

Algunos diseños pueden funcionar con una sola capa de alimentación, incluso si está dividida en múltiples rieles. En el caso de procesadores digitales más pequeños, que podrían tener menos de 1000 bolas en un encapsulado BGA, seguirán siendo necesarios múltiples voltajes de alimentación. Sin embargo, la capa de alimentación podría segmentarse en rieles grandes para entregar toda la potencia requerida al procesador. A continuación se muestra un ejemplo de la posible cantidad y diversidad de rieles de alimentación en una sola capa que alimenta un BGA grande.

Si intenta colocar demasiados rieles de alimentación en una sola capa, es posible que los rieles terminen conduciendo demasiada corriente. En ese caso, quizá necesite otra capa de alimentación para los rieles de alta corriente.

A medida que los procesadores crecen y deben admitir más E/S a mayor velocidad, pueden ser necesarias múltiples capas de plano de alimentación, y cada una de ellas debe tener su propio plano de tierra. Esto es necesario para proporcionar suficiente capacitancia de plano y mantener la impedancia de la PDN por debajo de un objetivo adecuado. Las impedancias de PDN por debajo del mili-ohmio en el rango de 100 MHz a 1 GHz son la norma en procesadores digitales grandes. Algunos ejemplos de estos procesadores incluyen CPU grandes y FPGA grandes con más de 1.000 pines.

Mito 3: Los dieléctricos de bajo Dk son buenos para la integridad de potencia

Los diseños digitales de alta velocidad suelen utilizar materiales FR4 avanzados con valores de Dk entre 3 y 4. Estos materiales también tienden a tener baja dispersión y, junto con el bajo valor de Dk, resultan beneficiosos para la integridad de señal en canales de gran ancho de banda. Sin embargo, los dieléctricos de bajo Dk no siempre son la mejor opción para la integridad de potencia.

No es que los materiales de bajo Dk sean “malos” para la integridad de potencia, sino que un valor de Dk más alto en el par de planos de potencia-tierra puede ser una mejor opción. La razón es que los dieléctricos con mayor Dk proporcionan una mayor capacitancia de plano para un espesor dado. Por eso, en algunos casos, un apilado utiliza un material especial conocido como material de capacitancia embebida (ECM). Estos materiales tienden a tener tres propiedades importantes:

• Valores de espesor de capa muy pequeños
• Valor de Dk muy alto
• Valor de Df más alto que el de los materiales FR4 avanzados

El valor más alto de Df ayuda a amortiguar los transitorios a alta frecuencia, mientras que el alto valor de Dk y el bajo espesor de capa ayudan a proporcionar una capacitancia de plano muy alta que se extiende hasta el rango de los GHz. Más allá de esas frecuencias, tomará el relevo la impedancia de la PDN dentro del encapsulado del procesador, y esta determinará la integridad de potencia observada en los bumps del dado.

• Obtenga más información sobre los ECM en este artículo

Datos que muestran una disminución de la impedancia de la PDN cuando se utiliza un ECM más delgado en un apilado de PCB. Podemos ver con toda claridad que el comportamiento resonante cerca de 1 GHz disminuye enormemente mediante el uso de un material ECM más delgado. [Fuente: DuPont]

Mito 4: Los tres valores de capacitores

La recomendación más común que encontrará respecto a la selección de capacitores de desacoplo/bypass es usar tres valores separados entre sí por una década, es decir, 10 µF, 1 µF y 100 nF. Esto puede estar bien para ASIC, pero puede dejar de funcionar rápidamente en procesadores digitales grandes que requieren baja impedancia de PDN sin picos resonantes. Esto se debe a que las resonancias pueden superar fácilmente el valor de impedancia objetivo, lo que produce transitorios intensos en esas frecuencias que interfieren con la entrega de potencia.

La imagen siguiente, del artículo fundamental de Signal Integrity Journal de Eric Bogatin, Steve Sandler y Larry Smith, ilustra por qué esta puede no ser la selección óptima de capacitores para procesadores digitales grandes que requieren potencia con gran ancho de banda.

Impedancia de la PDN con múltiples valores de MLCC. [Fuente: Signal Integrity Journal]

Aunque agregar más capacitores reducirá la curva de impedancia de la PDN, podría requerirse una cantidad extremadamente grande para reducir los picos de impedancia de la PDN por debajo del valor de impedancia objetivo. Un mejor enfoque es distribuir los valores de los capacitores más allá de los tres valores indicados en la guía de diseño clásica. Esto puede suavizar los picos de impedancia de la PDN, lo que da como resultado un menor número total de capacitores necesarios para mantener la curva de impedancia por debajo del valor objetivo.

Mito 5: Los capacitores siempre deben estar cerca de los pines VDD/GND

En procesadores más pequeños en encapsulados quad y en ASIC, esta afirmación es en realidad cierta, particularmente cuando la potencia no se entrega mediante un par de planos de alimentación/tierra. Pero en procesadores digitales más grandes en encapsulados BGA, que requieren pares de planos de potencia-tierra para llegar a los pines en la región interna del encapsulado, no es posible colocar todos los capacitores cerca de los pines de alimentación y tierra.

Cuando se utilizan pares de planos de potencia-tierra en un diseño con un BGA, la inductancia del trayecto a través del plano es mucho menor que la inductancia de cualquier conexión enrutada con pistas y vías. Un par de planos de alimentación/tierra se comporta como una estructura distribuida de baja inductancia, típicamente en el rango de 0,1 a 0,5 nH, mientras que una combinación de pista corta y vía introduce de 1 a 2 nH, y trayectos de pista más largos con múltiples vías pueden alcanzar de 5 a 10 nH o más.

La tabla siguiente muestra valores de inductancia de ejemplo para distintos tipos de conexión, con el fin de ilustrar por qué el enrutamiento basado en planos cambia la restricción de colocación.

Debido a que el par de planos mantiene baja la inductancia de la interconexión independientemente de la distancia lateral entre un capacitor de desacoplo y los pines del procesador, los capacitores colocados a varios milímetros del campo BGA aún pueden entregar carga de manera efectiva durante eventos transitorios. La restricción determinante no es la proximidad en términos absolutos, sino la inductancia de la trayectoria de corriente, y la entrega basada en planos mantiene esa inductancia muy por debajo de lo que pueden lograr las conexiones enrutadas con pistas.

Tanto si necesita desarrollar electrónica de potencia confiable como sistemas digitales avanzados, utilice el conjunto completo de funciones de diseño de PCB y las herramientas CAD de clase mundial de Altium. Altium ofrece la principal plataforma de desarrollo de productos electrónicos del mundo, completa con las mejores herramientas de diseño de PCB de la industria y funciones de colaboración interdisciplinaria para equipos de diseño avanzados. ¡Contacte hoy mismo con un experto de Altium!