La connectivité au plan de masse dans les PCB HDI préserve l’intégrité du signal

Les conceptions de PCB à haute vitesse nécessitent une connectivité de masse sur l’ensemble de l’empilage du PCB. La méthode la plus courante pour y parvenir dans un empilage standard avec des signaux plus lents consiste à utiliser des vias de couture. Ces vias relient plusieurs plans et coulées de masse dans l’empilage du PCB afin de maintenir une référence 0 V claire partout le long d’un trajet de routage basse ou haute vitesse.

Mais que se passe-t-il dans une conception HDI où l’espace de routage vertical est très limité ? Dans les conceptions HDI, on préfère souvent utiliser (ou on doit utiliser) des microvias borgnes et enterrés pour réaliser les connexions de signaux, et la même tendance s’applique généralement aux connexions de masse. Cela peut créer des problèmes majeurs de connectivité de masse lorsque les signaux à haute vitesse se déplacent à travers l’empilage des couches.

Malheureusement, il n’existe pas de bon moyen de vérifier le type de connectivité de masse dont nous avons besoin dans les conceptions HDI à l’aide de vos règles et contraintes de conception. L’une des raisons, comme nous allons le voir, est liée au brochage des boîtiers BGA. Je vais expliquer dans cet article pourquoi cela crée des problèmes d’intégrité du signal et ce que vous pouvez faire pour les résoudre.

Ce qui crée une mauvaise connectivité de masse

Le problème de mauvaise connectivité de masse résulte de l’utilisation de vias borgnes et enterrés dans le routage de fanout, en particulier sur les broches de masse dans le fanout BGA. Selon le brochage du boîtier, les vias utilisés dans le fanout peuvent se terminer sur une couche qui n’est pas suffisamment profonde dans l’empilage.

L’image ci-dessous montre un exemple de bonne connectivité de masse pour une piste stripline sortant d’un BGA. Dans cet exemple, le via GND extérieur se termine sur une couche GND au-dessus de la couche de signal. La broche GND de la rangée intérieure, elle, se connecte sur la couche située sous le signal stripline. Comme le via GND intérieur touche à la fois les plans GND supérieur et inférieur, il contribue à garantir que les couches de plan conservent la même référence 0 V autour du signal stripline.

Connectivité de masse idéale dans une conception HDI : des vias de couture peuvent être placés le long des vias de signal pour garantir le maintien d’une référence 0 V tout au long du trajet.

Le courant de retour qui en résulte dans cette situation est indiqué par des flèches. Le retour forme la condition aux limites électromagnétique du champ électromagnétique et définit l’inductance le long de ce trajet de courant. Les brochages de processeurs sont parfois structurés de telle sorte que les masses ne sont pas disposées de manière optimale autour des signaux, et le fanout automatisé ne peut alors pas créer une situation comme celle illustrée ci-dessus.

Dans certains cas, un concepteur peut penser qu’un seul via de L1 à L2 suffit pour atteindre le premier plan GND sur la couche interne. Il en résulte que le courant de retour se forme autour d’un via beaucoup plus éloigné du signal routé, en particulier avec un routage stripline plus profond dans les couches internes.

Quel est exactement le problème ? Cela contribue à deux problèmes d’intégrité du signal :

• Diaphonie locale due au signal
• Bruit de commutation simultanée sur d’autres E/S
• Possibilité de mesurer des émissions rayonnées plus élevées

La solution n’est pas optimale, mais elle est simple : placer un via de couture juste à côté des transitions de signal. Dans une conception HDI, il est préférable de placer un via traversant afin de mieux garantir que tous les plans sont au même potentiel de 0 V. Cependant, le pas des billes BGA peut l’interdire dans le routage de fanout. Par conséquent, il est souvent impossible de fournir qu’un via de couture borgne/enterré pour relier les masses. Dans le routage de fanout BGA, c’est en réalité préférable, car le via traversant le plus proche peut ne pas être accessible tant que vous n’êtes pas éloigné de la région de fanout.

Parfois, les brochages de boîtier sont catastrophiques

Il y a un fait que nous n’aimons peut-être pas admettre, mais il est pourtant vrai : certains brochages de boîtiers sont absolument catastrophiques pour garantir la connectivité de masse, et cela n’est pas propre aux conceptions HDI. Le concepteur du boîtier considère probablement les broches de masse uniquement comme le chemin par lequel le courant quitte la puce. Elles représentent bien plus que cela : des broches de masse avec une référence 0 V stable forment une condition aux limites pour le champ électromagnétique. C’est pourquoi, à mesure que la fréquence augmente, les broches de masse influencent fortement la diaphonie, l’adaptation d’impédance des vias et la perte d’insertion dans la région de fanout BGA.

L’image ci-dessous montre le brochage théoriquement idéal pour n’importe quel BGA. Ce n’est pas un exemple artificiel, c’est un vrai brochage pour une puce PHY optique fonctionnant à 56G de débit de données (bande passante de canal de 28 GHz) avec un pas de 0,8 mm. Les conceptions fonctionnant à des débits plus élevés (112G-PAM4 et 224G-PAM4) descendent jusqu’à 0,5 mm de pas, car cela est nécessaire pour maintenir une transition à faible dispersion pour les signaux série à haute vitesse.

56G-phy-ballout.png

Avec un pas de 0,8 mm et un nombre élevé de couches, le PCB sera presque toujours trop épais pour utiliser des vias traversants dans le routage de fanout en raison des limitations liées aux vias à rapport d’aspect élevé. Par conséquent, on empile généralement des microvias et on les décale vers des vias enterrés pour atteindre les couches internes de signal. Dans l’exemple ci-dessus, les vias de masse placés à côté des vias de signal garantissent toujours le maintien de la connectivité de masse pour les pistes stripline ; chaque rangée de signaux disposera d’une rangée de masse dédiée derrière elle, connectée aux deux plans.

Exemple 1 : NRF54LM20A-PAAA

Examinons maintenant quelques brochages réels pour des conceptions HDI. L’image ci-dessous montre un exemple de routage pour la référence NRF54LM20A-PAAA de Nordic Semiconductor. Les broches de masse sont indiquées par des contours jaunes. Bien qu’il s’agisse d’un BGA 98 broches à pas fin (0,35 mm), il ne comporte que 11 broches de masse, réparties de manière clairsemée sur le brochage.

Emplacement des billes GND dans un boîtier NRF54LM20A-PAAA. Le faible pas (0,35 mm) empêche l’utilisation de vias traversants standard.

Bien que la conception comporte certaines broches GND proches de nombreux signaux, elles ne sont reliées directement au plan de masse sur L2 que par des microvias borgnes. Il y a 3 vias GND traversants à proximité, mais ce sont les seuls vias qui relient les plans internes près des transitions de signaux par microvia dans la région de fanout BGA.

Cela exposerait ce composant à un risque de bruit de rebond de masse et de diaphonie dans la zone de routage du fanout ; toutefois, compte tenu de la tolérance à une tension d’alimentation élevée et donc des larges marges de bruit de ce composant, cela ne sera peut-être pas un problème majeur. Mais si l’on examine un autre type de composant, comme une mémoire haute vitesse, on comprend pourquoi cela peut devenir un problème important. Idéalement, nous devrions accomplir deux tâches :

• Ajouter davantage de vias GND traversants autour du bord du BGA
• Inclure des vias de couture internes lorsque les signaux en transition sont éloignés des vias traversants

Bien entendu, le fait qu’il s’agisse ou non d’un problème majeur dépend réellement des signaux concernés, en particulier en ce qui concerne les EMI dues aux transitions de vias. Les interfaces les plus rapides sur ce composant sont l’interface USB et les lignes SPI ; ces dernières seront l’interface présentant le plus grand risque CEM (pour les raisons que j’explique ici). Dans ce cas, les lignes SPI nécessitent les vias de couture les plus proches, tandis que des GPIO fortement chargées ou des lignes I2C peuvent souvent fonctionner sans vias de couture situés à proximité immédiate.

Exemple 2 : module DRAM personnalisé

Examinons maintenant un autre brochage pour un module DRAM personnalisé (mémoire DDR4-3200) provenant d’un grand fournisseur de semi-conducteurs. Ce module particulier est populaire dans les systèmes informatiques embarqués et regroupe un grand nombre de bytelanes dans un seul module. L’empreinte est illustrée ci-dessous avec les broches GND mises en évidence.

Empreinte d’un module DRAM personnalisé. Les pastilles mises en évidence montrent la broche de masse.

Si vous utilisez des vias borgnes L1-L2 pour les connexions des broches de masse, vous êtes assuré d’observer du bruit de commutation simultanée et une forte diaphonie dans la région de fanout. Tout signal routé vers une couche interne de signal (L3, L5, etc.) n’aura aucune connexion de via de couture à proximité si seuls des vias borgnes L1-L2 sont utilisés pour les broches de masse.

Comme ce composant est conçu dans un boîtier non JEDEC et qu’il n’inclut pas le canal de routage standard, il nécessite au moins 4 ou 5 couches de signal pour résoudre le routage (point à point). De plus, la disposition des broches de signal exigera des microvias empilés et un via enterré pour atteindre toutes les couches de signal. Cependant, il devrait être clair que l’emplacement des masses dans le brochage fait que certains signaux se trouvent loin d’une broche de masse.

La résolution de ce problème nécessite :

• La planification d’une transition par via borgne/enterré sur toutes les broches GND afin de connecter tous les plans GND situés sous le module
• Le placement de vias traversants supplémentaires autour du contour du boîtier
• Le placement de microvias enterrés/vias mécaniques enterrés internes pour la couture entre couches

Comparez maintenant cela au boîtier typique normalisé JEDEC pour une mémoire DDR, tel que la puce mémoire DDR4 de Micron illustrée ci-dessous.

Pourquoi ce boîtier est-il plus susceptible d’offrir de meilleures performances en matière de rebond de masse, de diaphonie et d’EMI ?

• Le nombre de broches et le nombre de rangées/colonnes sont plus faibles, il est donc probable que le nombre de couches soit suffisamment réduit pour permettre l’utilisation de vias traversants.
• Le pas est de 0,8 mm, ce qui est suffisamment grand pour autoriser des vias traversants dans un fanout en dog-bone ou en via-in-pad.
• Presque toutes les broches de signaux haute vitesse se trouvent à moins de 1,6 mm (distance de 2 broches) d’une broche VSS.
• Le canal de routage permet d’ajouter quelques vias de couture supplémentaires si nécessaire, par exemple dans la région A7/A9/A13/A17.

Si le brochage du module personnalisé n’était utilisé que pour un composant avec des signaux lents, la conception ne poserait probablement pas de problème en termes de diaphonie, de rebond de masse et d’EMI. Cependant, ce composant contient plusieurs interfaces DDR4 cadencées à 1600 MHz (débit de données de 3200 MT/s), ce qui nécessite un front rapide pour des raisons de timing. Ce front beaucoup plus rapide rend les problèmes de SI, d’EMI et de diaphonie liés à des connexions GND insuffisantes sur les couches internes de signal bien plus visibles.

La solution : placez d’abord les vias GND !

La plus grande erreur qu’un concepteur puisse commettre dans ces conceptions consiste à placer les vias des broches GND après le routage des broches de signal. Si vous placez d’abord les vias GND, ils agiront comme des contraintes de routage pour vos signaux et vous serez obligé de router autour d’eux, mais vous éviterez ainsi un ensemble important de problèmes d’intégrité du signal dans une conception HDI. Cela est nettement préférable au fait de tout router dans une conception HDI, puis de se rendre compte que vous n’avez pas inclus suffisamment de vias de masse dans le fanout !

Que vous ayez besoin de créer une électronique de puissance fiable ou des systèmes numériques avancés, utilisez l’ensemble complet des fonctionnalités de conception de PCB d’Altium et ses outils de CAO de classe mondiale. Altium fournit la principale plateforme mondiale de développement de produits électroniques, avec les meilleurs outils de conception de PCB du secteur et des fonctionnalités de collaboration interdisciplinaire pour les équipes de conception avancée. Contactez un expert Altium dès aujourd’hui !