Nuova Architettura Multistrato: Power Mesh

È curioso come accettiamo lo status quo come unica realtà semplicemente perché è l'unica esistenza a cui siamo stati sottoposti. Nel design dei circuiti stampati, l'architettura multistrato rappresenta uno di questi status quo. Ma non è l'unica architettura funzionante per i progetti ad alta velocità. In Hewlett-Packard, abbiamo sperimentato e implementato un'architettura di prestazioni superiori basata sulle caratteristiche del design RF. Non è stato un caso, poiché la nostra organizzazione di progettazione PCB condivideva risorse anche con la nostra organizzazione di progettazione IC. Un giorno, stavo esaminando un articolo scritto dal Dr. Leonard Shaper di HiDEC (parte dell'Univ. dell'Arkansas) su Interconnected Mesh Power System (IMPS) [1,2,3]. Questa era un'architettura ad alta densità creata per il design di substrati MCM a film sottile a 2 strati, dove ogni strato conteneva terra di alimentazione e terra di segnale e non c'erano piani. In quei giorni, l'unico modo per arrivare a geometrie di 10 micron era impiegare metalli sputterizzati sottili e litografia a fotoresistenza a semiconduttore. Pensai all'epoca, "Perché non proviamo questo con geometrie di 5 mil (0,125mm) su FR4 per vedere se funziona?" La Figura 1 mostra le tre architetture e le regole di progettazione.

Abbiamo provato l'architettura su una scheda di un disco da 12 strati attuale e siamo riusciti a completare il design con solo 4 strati (non abbiamo spostato alcuna parte).

WOW!—è stato più facile di quanto pensassimo! I nostri amici progettisti di IC, guardandoci oltre la spalla, hanno commentato, "Bravi—questo è il modo in cui progettiamo i circuiti integrati". Anche i nostri clienti nel settore RF hanno commentato, "Niente di nuovo—questa è una struttura stripline co-planare con offset—la usiamo da 30 anni!" Quindi, non abbiamo inventato qualcosa di nuovo (come abbiamo scoperto quando abbiamo provato a brevettarlo) ma di sicuro ha funzionato meglio ed aveva densità più elevate rispetto all'architettura multistrato convenzionale, avendo anche un PDN con induttanza inferiore. Lo abbiamo chiamato "POWER MESH", e lo abbiamo tenuto come 'NOSTRO' segreto!

FIGURA 1 a. L'architettura multistrato convenzionale; b. l'architettura IMPS di solo 2 strati metallici; c. L'architettura HP Power Mesh di 4 strati.

Controllo dell'Impedenza

La figura 2a mostra il piano di alimentazione singolo. Il passo successivo è un piano di alimentazione diviso (fig2b). Power Mesh utilizza strutture coplanari RF per applicare fino a 12 binari di alimentazione separati ai livelli 3 e 4, ma ortogonali (Fig2c). Le stesse reti di distribuzione dell'alimentazione (PDN) sono collegate ai livelli 2-3 con vie interrate (Fig2d). Le linee di trasmissione per il routing, sia monoterminale che differenziale, erano una preoccupazione maggiore con questa architettura. Come si vede nella Figura 2 (fig2e), tutte le tracce sono coplanari e riferite al piano di terra vicino, ma anche accoppiate all'alimentazione. Fig2f mostra le regole di progettazione per differenziali da 50 ohm e 100 ohm.

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Learn More

Figura 2. La struttura a stripline coplanare con offset presenta molti vantaggi per i segnali ad alta velocità - basso accoppiamento indesiderato - basse impedenze PDN; .a.  

Layout e Progettazione

Il layout del PCB è non convenzionale ma diretto. La differenza è che prima si crea una griglia di alimentazione, sulla quale si collocano i pin di alimentazione dei dispositivi su questa griglia, dopo aver calcolato la larghezza delle tracce di alimentazione. Per assicurarsi che non ci sia caduta di tensione, si utilizza una maglia per collegare tutti i dispositivi sullo strato 1 e 4 tramite via cieche. La maglia di PDN deve essere completata in X e Y; ritornata alle vostre fonti di alimentazione usando via interrate. Questa maglia agisce come un piano in cui l'alimentazione ha vari percorsi verso i dispositivi.

Proteggere tutte le connessioni di alimentazione e la maglia e iniziare il routing dei segnali negli strati X e Y. È 'OK' 'spingere' la maglia di alimentazione se la connessione del pin di alimentazione è mantenuta. Una volta completato il routing, tutte le tracce di alimentazione sono espanse per riempire tutti gli spazi disponibili (come poligoni) per massimizzare la capacità distribuita per ogni PDN. La figura 3 è un riassunto dei passaggi di progettazione.

Figura 3. Il processo di progettazione per Power Mesh ha attività familiari ma riorganizzate in termini che la struttura PM è fatta per prima.

Esempio

Uno dei tanti esempi che abbiamo utilizzato per formare progettisti e ingegneri è visibile nella Figura 4. Questo multistrato ad alta velocità era originariamente progettato con 12 strati. La versione con mesh di alimentazione necessitava solo di 4 strati ed è stata completata in soli 2 giorni, poiché non abbiamo spostato alcuna parte. In revisioni successive ci siamo resi conto che, spostando il 48% delle parti sul lato opposto, la scheda poteva essere ridotta alla metà delle sue dimensioni - oppure avremmo potuto unire una seconda scheda sul retro.

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Explore Solutions

I test funzionali hanno indicato una riduzione del crosstalk e dell'impedenza della rete di distribuzione dell'alimentazione (PDN), insieme alle riduzioni dei costi da 8 strati a 4 strati. Ulteriori riduzioni dei costi potrebbero essere previste se avessimo posizionato molti dei componenti sul lato opposto.

Non ci sono pubblicazioni su questo argomento poiché lo abbiamo mantenuto segreto per 30 anni!! Ma se cercate "power mesh" su Google, troverete articoli sul design dei circuiti integrati. PROVATECI!

Figura 4: Un esempio di un convenzionale multistrato TH HS a 12 strati ridisegnato in un Power Mesh a 4 strati. (analisi successive hanno indicato che la scheda poteva essere ridotta alla metà delle dimensioni o un secondo TH integrato in questa versione PM). A. Routing Y del segnale e PWR al Layer-2; b. Routing X del segnale e PWR al Layer-3; c. Due dei strati interni convenzionali a 12 strati; d. Ground-pour di superficie al Layer-1 e piazzole SMT inclusa la vista laterale.

Riferimenti

Vuoi scoprire come Altium può aiutarti con il tuo prossimo design di PCB?Parla con un esperto di Altium e scopri di più sucome pianificare il tuo stackup di PCB multistrato in Altium Designer^®.

1. L.W. Schaper, S. Ang, D.A. Arnn, J.P.Parkerson, “A Low-Cost Multichip Module Using Flex Substrate and Ball Grid Array,” Atti della ICE sui Moduli Multichip, Denver, CO, aprile 1996, pp. 28-32.

2. Schaper, L & Grover, M, "Confronto tra il Sistema di Alimentazione a Rete Interconnessa (IMPS) e le Topologie di Interconnessione a Striscia Sepolta nel Packaging dei Microprocessori", 5° Workshop IEEE sulla Propagazione del Segnale sugli Interconnetti, Giugno 2000, San Francisco, CA

3. Schaper, L; Parkerson, J; Brown, W; & Ang, S; "Modellazione e Analisi Elettrica delle Interconnessioni SHOCC (Seamless High Off-Chip Connectivity) Senza Soluzione di Continuità", IEEE Transactions on Advanced Packaging, Vol.22, NO.3, Agosto 1999