Neue Mehrlagen-Architektur: Power Mesh

Es ist schon interessant, wie wir den Status quo als die einzige Realität akzeptieren, einfach weil es die einzige Existenz ist, die wir kennen. Im Design von gedruckten Schaltungen ist die Mehrlagenarchitektur ein solcher Status quo. Aber es ist nicht die einzige Architektur, die für Hochgeschwindigkeitsdesigns funktioniert. Bei Hewlett-Packard haben wir mit einer leistungsfähigeren Architektur experimentiert und diese implementiert, die auf den Eigenschaften des HF-Designs basiert. Das war kein Zufall, da unsere PCB-Designorganisation auch Ressourcen mit unserer IC-Designorganisation teilte. Eines Tages überprüfte ich ein Papier von Dr. Leonard Shaper von HiDEC (Teil der Univ. of Arkansas) über das Interconnected Mesh Power System (IMPS) [1,2,3]. Dies war eine hochdichte Architektur, die für das Design von 2-Lagen-Dünnfilm-MCM-Substraten erstellt wurde, wobei jede Schicht eine Strom- und eine Signalerde enthielt und keine Ebenen vorhanden waren. In jenen Tagen war der einzige Weg, um auf 10-Mikron-Geometrien herunterzukommen, dünne gesputterte Metalle und Halbleiter-Fotolack-Lithografie zu verwenden. Ich dachte damals: „Warum versuchen wir das nicht mit 5-Mil (0,125mm) Geometrien auf FR4, um zu sehen, ob es funktioniert?“ Abbildung 1 zeigt die drei Architekturen und Designregeln.

Wir haben die Architektur auf einer aktuellen 12-Lagen-Festplattenplatine ausprobiert und konnten das Design mit nur 4 Lagen abschließen (wir haben keine Teile verschoben).

WOW!—das war einfacher als wir dachten! Unsere IC-Designer-Freunde, die über unsere Schultern schauten, kommentierten: „Gut gemacht—so entwerfen wir integrierte Schaltkreise“. Unsere RF-Kunden merkten auch an: „Nichts Neues—das ist eine versetzte koplanare Streifenleiterstruktur—wir verwenden sie seit 30 Jahren!“ Also, wir haben nichts Neues erfunden (wie wir herausfanden, als wir versuchten, es zu patentieren), aber es funktionierte definitiv besser und hatte höhere Dichten als die herkömmliche Mehrlagenarchitektur, während es auch eine niedrigere Induktanz-PDN hatte. Wir nannten es „POWER MESH“ und behielten es als ‚UNSER‘ Geheimnis!

ABBILDUNG 1 a. Die herkömmliche Mehrlagenarchitektur; b. die IMPS-Architektur mit nur 2 Metalllagen; c. Die HP Power Mesh Architektur mit 4 Lagen.

Impedanzkontrolle

Abbildung 2a zeigt die einzelne Stromebene. Der nächste Schritt ist eine geteilte Stromebene (Abb2b). Power Mesh verwendet RF-koplanare Strukturen, um bis zu 12 separate Stromschienen auf den Schichten 3 und 4 anzuwenden, jedoch orthogonal (Abb2c). Die gleichen PDNs sind mit vergrabenen Vias mit den Schichten 2-3 verbunden (Abb2d). Übertragungsleitungen für das Routing, entweder einseitig oder differentiell, waren ein großes Anliegen bei dieser Architektur. Wie in Abbildung 2 zu sehen ist (Abb2e), sind alle Spuren koplanar und auf die nahe gelegene Masseebene bezogen, aber auch mit Strom gekoppelt. Abb2f zeigt die Designregeln für 50 Ohm und 100 Ohm Differentiale.

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Learn More

Abbildung 2. Die versetzte koplanare Streifenleiterstruktur bietet viele Vorteile für Hochgeschwindigkeitssignale - niedriges Übersprechen - niedrige PDN-Impedanzen; .a.

Layout und Design

Das Layout der Leiterplatte ist unkonventionell, aber geradlinig. Der Unterschied besteht darin, dass Sie zunächst ein Stromnetz erstellen, auf dem Sie die Stromanschlüsse für Geräte auf diesem Netz platzieren, nachdem Sie die Breite der Stromleiterbahnen berechnet haben. Um sicherzustellen, dass es keinen Spannungsabfall gibt, verwenden Sie ein Netz, um alle Geräte auf Schicht 1 und 4 mit Blindvias zu verbinden. Das PDN-Netz muss in X & Y vervollständigt werden; zurück zu Ihren Stromquellen geleitet, indem Sie vergrabene Vias verwenden. Dieses Netz wirkt wie eine Ebene, da der Strom verschiedene Wege zu den Geräten hat.

Schützen Sie alle Stromverbindungen und das Netz und beginnen Sie mit der Verlegung von Signalen in den X- und Y-Schichten. Es ist ‘OK’, das Stromnetz zu ‘schieben’, wenn die Strom-Pin-Verbindung aufrechterhalten wird. Sobald die Verlegung abgeschlossen ist, werden alle Stromleiterbahnen erweitert, um alle verfügbaren Räume (als Polygone) zu füllen, um die verteilte Kapazität für jedes PDN zu maximieren. Abbildung 3 ist eine Zusammenfassung der Designschritte.

Abbildung 3. Der Designprozess für Power Mesh hat vertraute Aktivitäten, aber neu angeordnet, in dem Sinne, dass die PM-Struktur zuerst gemacht wird.

Beispiel

Eines der vielen Beispiele, die wir zur Schulung von Designern und Ingenieuren verwendet haben, ist in Abbildung 4 zu sehen. Diese Hochgeschwindigkeits-Mehrschichtplatine wurde ursprünglich mit 12 Lagen entworfen. Die Power-Mesh-Version benötigte nur 4 Lagen und wurde in nur 2 Tagen fertiggestellt, da wir keine Teile verschoben haben. Bei späteren Überprüfungen stellten wir fest, dass, wenn wir 48% der Teile auf die gegenüberliegende Seite verlagern würden, die Platine halb so groß sein könnte - oder wir könnten eine zweite Platine auf der Rückseite zusammenführen.

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Explore Solutions

Funktionstests zeigten eine geringere Übersprechung und eine niedrigere PDN-Impedanz, zusammen mit den Kosteneinsparungen von 8 Lagen auf 4 Lagen. Weitere Kosteneinsparungen könnten erwartet werden, wenn wir viele der Komponenten auf der gegenüberliegenden Seite platzieren würden.

Es gibt keine veröffentlichten Arbeiten zu diesem Thema, da wir es 30 Jahre lang geheim gehalten haben!! Aber wenn Sie „Power Mesh“ googeln, werden Sie Artikel über IC-Design finden. VERSUCHEN SIE ES!

Abbildung 4: Ein Beispiel für ein konventionelles 12-Lagen TH HS Mehrschichtdesign, umgestaltet zu einem 4-Lagen Power Mesh. (Spätere Analysen zeigten, dass die Platine halb so groß sein könnte oder ein zweites TH in diese PM-Version integriert werden könnte). A. Layer-2 Y-Routing von Signal & PWR; b. Layer-3 Routing von X-Routing von Signal und PWR; c. Zwei der konventionellen 12-Lagen-Innenschichten; d. Layer-1 Oberflächen-Ground-Pour und SMT-Landepads inklusive Seitenansicht.

Referenzen

Möchten Sie mehr darüber erfahren, wie Altium Ihnen bei Ihrem nächsten PCB-Design helfen kann? Sprechen Sie mit einem Experten bei Altium und erfahren Sie mehr über die Planung Ihres Mehrschicht-PCB-Stackups in Altium Designer^®.

1. L.W. Schaper, S. Ang, D.A. Arnn, J.P.Parkerson, „Ein kostengünstiges Multichip-Modul unter Verwendung eines Flex-Substrats und Ball Grid Array“, Proceedings of the ICE on Multichip Modules, Denver, CO, April 1996, S. 28-32.

2. Schaper, L & Grover, M, „Vergleich des Interconnected Mesh Power System (IMPS) und der eingebetteten Streifenleiter-Verbindungstopologien in der Mikroprozessorverpackung“, 5. IEEE-Workshop über Signalübertragung auf Verbindungen, Juni 2000, San Francisco, CA

3. Schaper, L; Parkerson, J; Brown, W; & Ang, S; „Modellierung und elektrische Analyse von nahtlosen Hochleistungs-Off-Chip-Verbindungen (SHOCC)“, IEEE Transactions on Advanced Packaging, Bd.22, Nr.3, August 1999