新しい多層アーキテクチャ：パワーメッシュ

現状を唯一の現実として受け入れてしまうのは面白いものです。それが私たちが経験してきた唯一の存在だからです。プリント回路設計において、多層アーキテクチャはそのような現状です。しかし、それは高速設計に適した唯一のアーキテクチャではありません。ヒューレット・パッカードでは、RFデザインの特性に基づいた高性能アーキテクチャの実験と実装を行いました。これは偶然ではありませんでした。なぜなら、私たちのPCB設計組織はIC設計組織ともリソースを共有していたからです。ある日、私はアーカンソー大学の一部であるHiDECのDr. Leonard Shaperによって書かれた論文をレビューしていました。それはInterconnected Mesh Power System (IMPS) [1,2,3]についてでした。これは、各層が電源グラウンドと信号グラウンドを含み、平面がない2層薄膜MCM基板の設計のために作られた高密度アーキテクチャでした。当時、10ミクロンのジオメトリに到達する唯一の方法は、薄いスパッタ金属と半導体フォトレジストリソグラフィを使用することでした。その時、私は思いました、「なぜ、FR4上で0.125mm（5ミル）のジオメトリでこれを試してみないのだろうか？それが機能するかどうかを見てみたい」と。図1は、3つのアーキテクチャと設計ルールを示しています。

私たちは現行の12層ディスクドライブボードにこのアーキテクチャを試し、部品を移動させることなく4層で設計を完了することができました。

わお！—思ったよりも簡単でした！ICデザイナーの友人たちが肩越しに見て、「よくやった—これが私たちが集積回路を設計する方法です」とコメントしました。RFの顧客も、「何も新しいことはない—これはオフセット共面ストリップライン構造だ—30年間使っている！」とコメントしました。ですので、私たちは新しいものを発明したわけではありませんでした（それを特許申請しようとしたときに学びました）が、従来の多層アーキテクチャよりも確実に性能が良く、密度が高く、低インダクタンスPDNも持っていました。私たちはそれを「POWER MESH」と呼び、‘私たちだけの’秘密として保持しました！

図1 a. 従来の多層アーキテクチャ；b. 2金属層のみのIMPSアーキテクチャ；c. 4層のHP Power Meshアーキテクチャ。

インピーダンス制御

図2aは単一の電源プレーンを示しています。次のステップは分割電源プレーン（図2b）です。Power MeshはRF共面構造を使用して、第3層および第4層に最大12個の別々の電源レールを適用しますが、直交しています（図2c）。同じPDNは、埋め込みビアを使用して第2層から第3層に接続されます（図2d）。このアーキテクチャでは、シングルエンドまたは差動のいずれかでルーティングするための伝送線が主要な懸念事項でした。図2（図2e）に示すように、すべてのトレースは共面であり、近接するグラウンドプレーンに参照されますが、電源にも結合されています。図2fは、50オームおよび100オームの差動のための設計ルールを示しています。

図2. オフセット共面ストリップライン構造は、高速信号に多くの利点を提供します - 低クロストーク - 低PDNインピーダンス; .a.

レイアウトと設計

PCBレイアウトは型破りですが、直接的です。違いは、まず電源グリッドを作成し、そのグリッド上にデバイスの電源ピンを配置することです。電源トレースの幅を計算した後です。電圧降下がないように、ブラインド・ビアを使用して第1層と第4層のすべてのデバイスをメッシュで接続します。PDNメッシュはXおよびYで完成させ、埋め込みビアを使用して電源に戻します。このメッシュは、電源がデバイスに複数のルートを持つように平面のように機能します。

電源接続とメッシュを保護し、X層とY層で信号のルーティングを開始します。電源ピン接続が維持されている場合、電源メッシュを「押す」ことは「OK」です。ルーティングが完了すると、すべての電源トレースは利用可能なスペースをすべて埋めるように拡張され（ポリゴンとして）、各PDNの分散容量を最大化します。図3は、設計手順の要約です。

図3. 電源メッシュの設計プロセスには馴染みのある活動がありますが、PM構造が最初に行われるという点で再配置されています。

例

設計者やエンジニアを訓練するために使用した多くの例の一つが図4に示されています。この高速多層基板は元々12層で設計されていましたが、パワーメッシュバージョンはたった4層で必要とされ、部品を移動させなかったため、わずか2日で完成しました。後のレビューで、部品の48%を遠方側に移動させれば、基板のサイズを半分にすることができることに気づきました - または、裏側に2枚目の基板を統合することができました。

機能テストは、クロストークの低減とPDNインピーダンスの低減を示し、8層から4層へのコスト削減も伴いました。遠方側に多くのコンポーネントを配置すれば、さらなるコスト削減が期待できます。

このトピックに関する公開された論文はありません。なぜなら、私たちは30年間秘密にしていたからです!! しかし、「パワーメッシュ」でGoogle検索すれば、IC設計に関する記事が見つかります。是非試してみてください！

図4：従来の12層TH HS多層基板を4層パワーメッシュに再設計した例。（後の分析では、基板を半分のサイズにするか、このPMバージョンに2番目のTHを統合できることが示されました）。A. 第2層Y方向の信号＆PWRのルーティング；b. 第3層X方向の信号とPWRのルーティング；c. 従来の12層内層の2つ；d. 第1層表面グラウンドプアとSMTランドを含む側面図。

参考文献

Altiumが次のPCB設計でどのようにお手伝いできるかについてもっと知りたいですか？Altiumの専門家に相談して、Altium Designer^®で多層PCBスタックアップの計画についてもっと学びましょう。

1. L.W. Schaper, S. Ang, D.A. Arnn, J.P.Parkerson, “A Low-Cost Multichip Module Using Flex Substrate and Ball Grid Array,” Proceeding of the ICE on Multichip Modules, Denver, CO, April 1996, pp. 28-32.

2. Schaper, L & Grover, M, 「マイクロプロセッサパッケージングにおける相互接続メッシュ電源システム（IMPS）と埋め込みストリップライン相互接続トポロジの比較」、第5回IEEE信号伝播ワークショップ、2000年6月、サンフランシスコ、CA

3. Schaper, L; Parkerson, J; Brown, W; & Ang, S; 「シームレス・ハイ・オフチップ・コネクティビティ（SHOCC）相互接続のモデリングと電気解析」、IEEEトランザクションズ・オン・アドバンスト・パッケージング、Vol.22, NO.3, 1999年8月