Linee guida per il layout e il routing PCIe

Quando da bambino ho aperto per la prima volta un computer e ho osservato la complicata disposizione degli slot per le schede, dei chip e degli altri componenti elettronici sulla scheda madre, mi sono chiesto come fosse possibile che qualcuno riuscisse a mantenere tutti i dettagli del layout PCB in ordine. Imparare di più sulla progettazione PCB per la struttura dei computer e le periferiche mi ha fatto apprezzare la dedizione che i progettisti PCB hanno per la creazione di grandi dispositivi elettronici.

Le moderne schede GPU, USB, audio e di rete operano nella parte posteriore della stessa struttura periferica del computer: PCI Express. Se non ti sei mai occupato di progettazione PCB ad alta velocità per i dispositivi PCIe noterai che le informazioni sull'argomento sono incomplete, a meno che non acquisti un documento sugli standard del PCI-SIG (Peripheral Component Interconnect Special Interest Group). Fortunatamente, dalle specifiche di base è possibile ricavare regole di progettazione attuabili che ti consentiranno di eseguire facilmente il layout e il routing del tuo prossimo dispositivo PCIe utilizzando il giusto software di progettazione PCB.

Come per tutte le progettazioni ad alta velocità, seguire ciecamente uno standard sulle specifiche di routing non garantisce che il progetto funzioni come previsto. Qualsiasi progettazione di un prototipo dovrebbe essere testata a fondo per garantire che nel progetto non siano nascosti dei problemi di integrità del segnale. Anche se hai progettato tutto secondo le giuste specifiche di routing in termini di impedenza, lunghezza della traccia, ecc., è comunque possibile che la progettazione non risulti corretta a causa di scelte di layout sbagliate. Le specifiche PCIe per ogni generazione includono anche i requisiti di test, pubblicati sul sito web PCI-SIG. Non ci soffermeremo qui sui test, ma continuando a leggere troverai un breve riassunto del contenuto dello standard e potrai scoprire come progettare le schede PCIe per conformarti al meglio alle nuove generazioni PCIe.

Specifiche di routing

Attualmente, esistono cinque generazioni di PCI rilasciate da PCI-SIG, il gruppo di lavoro del settore che supervisiona le specifiche PCIe. PCIe Gen 5 è stato rilasciato quest'anno e i dispositivi PCIe Gen 6 sono previsti per il 2022. Le specifiche di routing esatte dipendono dalla generazione PCIe che utilizzerai per i tuoi componenti particolari. In termini di progettazione, dovrai accoppiare componenti e controller host che supportino la velocità dati di cui hanno bisogno i tuoi componenti. Il PCIe è compatibile con le versioni precedenti e successive, quindi la larghezza di banda minima dei dati è limitata al minimo del controller e dei componenti periferici.

Topologia e velocità dei dati

Tutti i collegamenti PCIe sono costituiti da più corsie (gruppi di coppie differenziali) che offrono un throughput elevato come gruppo di interfacce seriali. Tieni presente che, sebbene una corsia PCIe sia seriale, le corsie nel loro insieme sembrano formare un bus parallelo, ma non è così. La comunicazione è bidirezionale con gruppi di corsie Rx e Tx. Le corsie PCIe sono instradate point-to-point come coppie differenziali, quindi le regole standard sulla corrispondenza della lunghezza e sullo skew devono essere rispettate. Gli standard PCIe definiscono fino a 16 corsie disponibili, che a loro volta definiscono anche le dimensioni degli slot standardizzati per schede PCIe. I diversi controller host avranno un numero diverso di corsie disponibili, definendo il numero di periferiche che è possibile supportare. I dispositivi PCIe utilizzano il clocking integrato con codici di linea diversi (8b/10b in Gen 1 e 2, 128b/130b in Gen 3 e versioni successive), quindi non dobbiamo preoccuparci di instradare un canale di clock aggiuntivo come in un DDR. Infine, ogni generazione raddoppia la velocità di trasmissione dei dati rispetto alla precedente, raggiungendo fino a 32 GT/s nei PCI Gen 5.

Budget di perdita e impedenza differenziale

Le cinque generazioni attuali di PCIe presentano specifiche diverse per quanto riguarda l'impedenza e i budget di perdita per diverse generazioni, che devono essere seguite attentamente per mantenere le prestazioni richieste. Le riassumiamo nella tabella seguente. Alcune guide sul routing definiranno una lunghezza massima della traccia, sia come numero fisso che come intervallo. Ho compilato i budget di perdita totale nella tabella seguente; questi valori vengono rilevati alla velocità massima di trasmissione dati specificata per ogni generazione. Tieni presente che questi budget includono le perdite di inserzione, ritorno, connettore e dielettrico/irregolarità lungo la lunghezza di una corsia PCIe.

Sebbene gli standard ad alta velocità definiscano caratteristiche come le lunghezze delle tracce nelle specifiche, gli aspetti più importanti sono le perdite lungo il percorso di routing. Tutte le perdite dovute a riflessioni, discontinuità di impedenza, assorbimento, rugosità del rame e altre fonti si sommano lungo tutto il percorso di routing e devono essere considerate quando si determinano le lunghezze delle tracce. Per quanto riguarda il PCIe, dopo il rilascio della Gen4, l'FR4 non è più l'opzione migliore e sono necessari dei laminati con perdite inferiori per supportare il routing sulle distanze rilevabili in un'unità di montaggio a rack o in una scheda madre. Presta attenzione a prendere in considerazione solo un calcolo della lunghezza della traccia per un substrato e ad estenderlo a un substrato diverso poiché è improbabile che gli spettri di perdita di ritorno e di inserzione per le corsie PCIe sui due diversi substrati corrispondano.

Condensatori di accoppiamento CA

Le attuali specifiche della base PCIe richiedono di posizionare dei condensatori di accoppiamento CA da 176 a 265 nF vicino all'estremità del trasmettitore di un canale per rimuovere l'offset CC in una corsia PCIe. I condensatori di accoppiamento CA sono necessari su entrambi i lati di una coppia differenziale e sono posizionati come una coppia di condensatori discreti all'estremità Tx di una corsia (di solito, condensatori 0402). Presta attenzione alla scheda tecnica del componente poiché il driver (host) potrebbe consigliare un valore specifico che non rientra nell'intervallo delle specifiche di base.

Una volta arrivati a PCIe Gen6, la segnalazione PAM4 darà un altro raddoppio della velocità dati fino a 64 GT/s. Allo stesso modo, avremo un altro aumento del valore di perdita consentito seguendo la tendenza nella tabella sopra. Oltre alle perdite di canale e alla garanzia di corrispondenza dell'impedenza nelle interconnessioni, la progettazione dello stack-up e il posizionamento dei componenti sono due punti importanti per garantire il controllo dell'impedenza per le coppie differenziali nelle corsie PCIe. Inoltre, al contempo, consentono un instradamento con transizioni di livello minime e interferenze con altri componenti.

In che modo lo stack-up e il layout influiscono sul routing

Le schede PCIe tipiche con un numero di corsie inferiore possono utilizzare uno stackup a 4 layer con due piani di alimentazione interni e due layer di segnale su ciascuna superficie esterna (instradamento di microstrip, Tx e Rx instradati su lati diversi della scheda). Ogni layer di alimentazione può essere settato su diversi livelli di polarizzazione, a seconda dei requisiti del dispositivo. Alcuni progetti potrebbero utilizzare uno stackup a 6 layer con segnali a velocità inferiore in esecuzione tra i due layer di potenza; presta attenzione a questo aspetto poiché i segnali ad alta velocità sui layer interni possono creare diafonia, e in queste schede è necessaria la messa a terra. Alcune linee guida sono inoltre disponibili per stackup a 8 e 10 layer, legati alle schede PCIe.

Se stai progettando una scheda PCI standard, dovrai assicurarti che lo spessore complessivo della scheda corrisponda allo standard di 1,57 mm (1 mm per PCIe Mini) di spessore e pinout per schede PCIe, indipendentemente dallo stackup PCB. Altre schede con tutti i componenti PCIe sullo stesso substrato (nessun connettore periferico) possono avere un numero qualsiasi di layer o spessori, sebbene si attengano allo spessore standard per garantire costi di produzione ragionevoli.

Normalmente le schede madri con slot per schede PCIe indirizzano tutti i segnali sullo stesso layer (Rx e Tx sui lati opposti della scheda), quindi dovresti lasciare abbastanza spazio sulla scheda per indirizzare le corsie senza transizioni di layer (altre informazioni sui via di seguito). Se si osservano alcuni percorsi PCIe nelle generazioni successive, le tracce utilizzano il routing a zig-zag per compensare lo skew dalla trama della fibra nel substrato. Se stai utilizzando un substrato in fibra di vetro stretta con basse perdite, potresti essere in grado di rendere meno rigoroso questo requisito, ma dovresti comunque testare la tua scheda per assicurarti che funzioni entro le specifiche della tua applicazione.

Pin, Pad, Via e routing di breakout

Tracciare intorno agli ostacoli e disporre componenti e via su una scheda PCIe è particolarmente importante. Il routing verso i pin, le piazzole, i componenti e i breakout BGA deve essere simmetrico e di lunghezza corrispondente, con una sintonizzazione/disadattamento della lunghezza applicata in prossimità dell'estremità della sorgente di un collegamento. Le coppie differenziali devono essere strettamente accoppiate per l'intera lunghezza, quindi cerca di evitare variazioni dovute a piazzole, via o componenti lungo il percorso di routing. Questo punto importante nella pianificazione del posizionamento dei componenti può prevenire problemi di integrità del segnale dopo una modifica della scheda.

Lo stesso vale per il routing dei breakout, dai BGA fino ad altri componenti. Il routing di un BGA, ad esempio, richiederà una curvatura in una traccia per raggiungere una delle piazzole. La stessa curvatura dovrebbe essere applicata all'altra traccia, se possibile. La coppia dovrebbe inoltre essere tracciata fra le piazzole adiacenti su un BGA, piuttosto che eseguire il routing con le piazzole fra le tracce. Dai un'occhiata a questo post sul routing di un'interfaccia PCIe su un BGA per ulteriori informazioni.

Per quanto riguarda i via, la bozza originale dello standard PCIe Gen1 di Intel specificava i limiti sul numero di via sulle corsie PCIe, ma un numero rigoroso di via è meno importante delle perdite totali di tutti i via su un'interconnessione. Sebbene generalmente nel routing PCIe tutto avvenga su un singolo livello (Tx e Rx su lati diversi), presta attenzione alle perdite quando sono presenti i via alle estremità delle corsie PCIe. I conteggi dei via dovrebbero essere idealmente ridotti al minimo e sottoposti a backdrilling (non è necessario utilizzare fori di via ciechi o interrati) e se esegui correttamente il layout/routing non avrai bisogno di via per transizioni di layer ripetute.

Mantenere l'impedenza, l'accoppiamento e la lunghezza delle tracce all'interno delle specifiche è molto più facile quando il software di progettazione PCB include funzioni di routing con controllo dell'impedenza. Puoi specificare la tolleranza di impedenza direttamente nel tuo software di progettazione mentre lo strumento di routing interattivo assicurerà che le tue tracce siano disposte con la giusta geometria e spaziatura. Le funzionalità di layout e routing di Altium Designer^®, sono integrate in un unico programma insieme a funzioni di simulazione, verifica e preparazione alla produzione. Il pacchetto CircuitStudio^® può aiutarti a garantire che il tuo progetto soddisfi le specifiche di routing del layout PCIe.

Ora puoi scaricare una versione di prova gratuita di Altium Designer ed esplorare le funzionalità di layout, routing e verifica. Parla oggi stesso con un esperto di Altium Designer per saperne di più.