Mobile menu

제조 전 PCB 설계 규칙이 찾아내는 8가지 일반적인 DFM 문제

Adam J. Fleischer
|  작성 날짜: 2026/06/23 화요일
At a Glance
제조 전에 PCB DFM 오류를 방지하세요. 재작업과 지연을 피하는 데 도움이 되는 8가지 일반적인 문제와 설계 규칙을 확인해 보세요.
Go Deeper with AI:
제작 전 PCB 설계 규칙으로 잡아내는 일반적인 DFM 문제

PCB 설계 팀에서 반복적으로 나타나는 패턴 중 하나는, 제조를 고려한 설계(DFM) 핵심 규칙과 제조 제약 조건을 PCB 레이아웃이 한참 진행된 뒤에야 전달받고 적용한다는 점입니다. 2025 PCB West, SMTA International, Embedded World North America의 업계 설문조사에서도 이런 패턴이 확인되며, 때로는 이를 "shift-right failure"라고 부릅니다. 

워크플로 후반에 제약 조건을 도입하면 설계를 비용이 많이 드는 재레이아웃 사이클로 밀어 넣게 되고, 그 대가는 결국 일정이 치르게 됩니다. PCB 설계자라면 누구나 fab 리뷰에서 annular ring 부족, 미세 피치 Quad Flat No-Lead (QFN) 패키지 근처의 sliver, 또는 선택한 pad 유형에 비해 잘못된 크기의 mask aperture 같은 문제를 보았을 때 바로 상황을 이해할 것입니다.

해결책은 부품 배치 전에 제조사 기준에 맞춘 설계 규칙을 구현하고, 레이아웃 전 과정에서 이를 활성 상태로 유지하는 것입니다. 팀이 성공적으로 작업할 수 있도록, 여기서는 흔한 DFM 문제 8가지와 각각을 잡아내는 규칙을 만드는 방법을 살펴보겠습니다. 

핵심 요점

  • 대부분의 fab 리뷰 이슈는 설계 규칙을 너무 늦게 설정했거나, 선택한 제조사와 맞지 않았거나, 레이아웃 전 과정에서 일관되게 유지되지 않았기 때문에 발생합니다. 
  • 부품 배치 전에 fab에서 공개한 제조 가능 범위를 clearance, annular ring, mask, hole 규칙으로 반영하고, fab 또는 stackup이 바뀔 때마다 다시 검토해야 합니다. 
  • 레이아웃 전 과정에서 online DRC를 활성화한 상태로 유지하고, 각 배선 마일스톤마다 batch DRC를 실행해 Gerber가 워크스테이션을 떠나기 전에 DFM 문제를 잡아야 합니다. 

흔한 DFM 문제 8가지와 이를 잡아내는 규칙

배선을 시작하기 전에, 아래 항목들을 사전 점검 체크리스트로 생각해 보세요. 각 항목은 fab 리뷰에서 자주 발견되는 실패 사례와 이를 방지하는 규칙을 짝지어 보여주므로, 제약 조건을 한 번만 정의해 두고 DRC가 이를 강제하도록 할 수 있습니다. 

구리 형상

1. Annular Ring Breakout, 특히 내부 레이어에서

annular ring은 드릴 가공 후 도금된 홀 주위를 둘러싸는 구리 영역입니다. 드릴 편심, 정렬 오차, 도금 편차가 모두 이 영역을 잠식하며, annular ring이 너무 작으면 breakout이 발생합니다. 이런 문제는 전기 테스트 전까지 결함이 보이지 않는 내부 레이어에서 가장 자주 나타납니다. 여기서 설정해야 할 규칙은 Minimum Annular Ring이며, 제조사 허용오차에 따라 외층 및 내층에 맞게 범위를 지정해야 합니다. 

2. 구리 피처 크기

구리 피처와 clearance는 제조 가능하려면 최소 크기 이상이어야 합니다.  Routing -> Width 규칙(모든 net에 대해 최소값 설정)과 Clearance 값은 허용 가능한 구리 피처 크기와 간격을 제어합니다.

3. Acid Trap

예각을 가진 구리 피처는 제조 중 식각액을 가두어 주변 구리를 과도하게 식각할 수 있습니다. 저점도 식각액 덕분에 이 문제는 많이 완화되었지만, Acute Angle 규칙은 생략하지 말아야 합니다. 이 규칙은 트레이스를 pad에 45° 또는 90°로 연결해, 구리 자체에서 90° 미만의 전이 구간이 생기지 않도록 합니다.

4. Drill-to-Copper Clearance

가공된 드릴 홀이 인접 레이어의 구리에 너무 가깝게 위치하면, 도금 후 둘이 단락될 수 있습니다. 이 위험은 레이아웃 검토 중 내부 레이어 구리가 보이지 않는 다층 보드에서 특히 큽니다.  Clearance 규칙에서 Minimum Clearance Matrix의 Hole 행을 사용하도록 설정하면 fab로 넘어가기 전에 이 문제를 차단할 수 있습니다.

마스크 및 페이스트

5. 미세 피치 부품의 Solder Mask Sliver 및 Aperture 문제

미세 피치 부품은 리드 사이에 solder mask dam이 필요합니다. 이 dam이 너무 얇으면 취급이나 조립 중 sliver 형태로 떨어질 수 있습니다. 반대로 dam이 없거나 너무 작으면 솔더가 인접 리드 사이로 자유롭게 흘러 리플로 중 브리지를 일으킵니다. 두 가지 실패 모드를 모두 방지하려면 Minimum Solder Mask Sliver와 Solder Mask Expansion을 설정해야 합니다.

Pad, Via, Footprint

6. 불균일한 SMD Pad 연결(Tombstoning 위험)

작은 2패드 수동 부품은 리플로 중 패드의 가열 속도가 다르면 한쪽 패드에서 들뜰 수 있으며, 특히 한 패드는 구리 plane에 직접 연결되고 다른 패드는 좁은 trace를 통해 연결될 때 이런 현상이 두드러집니다. 작은 SMD에는 Polygon Connect Style을 thermal relief로 설정하고(직접 연결 아님), 여기에 footprint 수준의 pad 대칭성을 함께 확보해야 합니다.

7. Fill 또는 Cap 없는 Via-in-Pad

SMD pad 내부의 관통 via는 리플로 중 솔더가 via barrel 아래로 흘러 들어가게 만들어, 솔더가 부족한 접합부를 남길 수 있습니다. via-in-pad는 미세 피치 BGA escape routing 같은 정당한 용도가 있지만, 설계에서 filled-and-capped 처리를 명시적으로 지정해야 합니다.  Vias Under SMD 규칙과 함께 Clearance 규칙의 via-to-pad clearance 설정을 적용하고, fabrication note에 fill-and-cap 요구사항을 명시해야 합니다.

배치 및 실크스크린

8. Component Clearance 및 Silkscreen-on-Pad 위반

부품이 서로 너무 가깝게 배치되면 실장 장비와 간섭하거나 리워크 접근을 막을 수 있습니다. pad 또는 노출된 구리 위로 겹치는 실크스크린은 솔더 젖음성을 방해하고 검사도 어렵게 만들 수 있습니다. Component Clearance 및 Silk To Solder Mask Clearance는 출력 전에 이 두 문제를 모두 잡아냅니다. 

8가지 DFM 문제와 이를 잡아내는 규칙

DFM 문제

이를 잡아내는 설계 규칙

구리 형상

Annular ring breakout, 특히 내부 레이어에서

Minimum annular ring (제조사 허용오차에 따라 외층 및 내층 범위 지정)

구리 sliver

Width (해당 net에 대한 최소값 설정); polygon pour 검토 

Acid trap

Acute angle

Drill-to-copper clearance

Clearance (hole 행, minimum clearance matrix) 

마스크 및 페이스트

미세 피치 부품의 solder mask sliver 및 aperture 문제

Minimum solder mask sliver; solder mask expansion

Pad, via, footprint

불균일한 SMD pad 연결(tombstoning 위험)

Polygon connect style (작은 SMD에 thermal relief 적용); footprint pad 대칭성

Fill 또는 cap 없는 via-in-pad

Vias under SMD

배치 및 실크스크린

Component clearance 및 silkscreen-on-pad 위반

Component clearance; silk to solder mask clearance

규칙은 언제 설정하고 언제 점검해야 하는가

DFM 규칙 세트는 부품 배치 전에 준비되고 레이아웃 전 과정에서 활성 상태로 유지될 때만 효과가 있습니다. 작은 위반이 후반부 리워크로 커지는 원인이 바로 rule drift이기 때문입니다. 규칙과 그 집행은 레이아웃 워크플로의 세 단계에 걸쳐 적용됩니다.

부품 배치 전

실제로 보드를 제작할 제조사와 협업하여 규칙 세트를 정의해야 합니다. 현재 제조 가능 범위를 확인하고 (대부분의 fab는 이를 웹사이트에 게시하고, 일부는 요청 시 PDF로 제공합니다), 이를 기준으로 clearance, annular ring, hole, mask 규칙을 만들어야 합니다. 레이아웃 도구의 규칙과 실제 제조사의 가능 범위가 맞지 않는 것은 DFM 리워크의 가장 흔한 원인 중 하나입니다.

배선 중

배선 전 과정에서 online DRC를 항상 켜 두어야 합니다. 규칙 위반은 발생 즉시 표시되므로 수정 범위를 작게 유지하고 더 큰 리워크를 방지할 수 있습니다. 

마일스톤 시점 및 출력 전

회로 하나를 완료했을 때, 한 레이어 배선을 끝냈을 때, 또는 특정 영역을 확정했을 때처럼 주요 배선 마일스톤마다 batch DRC를 실행해야 합니다. 다음 단계로 넘어가기 전에 위반 사항을 해소하고, 마지막까지 미루지 마십시오. 각 실행 시 waiver된 위반을 검토하면 waiver 목록이 조용히 또 하나의 규칙 세트처럼 굳어지는 일을 막을 수 있습니다.

늦은 DFM 문제가 다시 스며드는 경로가 바로 rule drift입니다. 제조사 제조 가능 범위는 바뀌며, 이전 프로젝트에서 가져온 규칙 세트는 현재 fab 파트너의 허용오차와 맞지 않을 수 있습니다. 각 batch DRC 때마다 규칙 파라미터를 검증하는 것이 shift-right failure가 조용히 되돌아오는 것을 막는 방법입니다. 실전 팁과 체크리스트는 규칙 및 제약 조건을 초기에 잡아내는 7가지 방법을 참고하세요.

Altium Develop가 DFM 집행을 지원하는 방법

Altium Develop는 소규모 팀의 작업 방식에 맞춘 워크플로 안에서 Altium급 설계 기능을 제공합니다. 규칙 세트, 현재 설계 상태, DRC 결과는 레이아웃 전 과정에서 서로 연결된 상태를 유지하며, 제약 조건은 동기화가 어긋나기 쉬운 스프레드시트에 흩어져 있지 않고 Constraint Manager에 중앙 집중화됩니다. Online DRC는 레이아웃 중 활성 규칙 위반을 표시하고, batch DRC는 마일스톤에서 설계를 검증합니다. 리뷰 피드백은 현재 설계 상태와 연결된 채 유지되므로, 제조 엔지니어와 fab 파트너가 문제가 커지기 전에 이를 보고 의견을 남길 수 있습니다. 

규칙 세트에서 첫 패스 빌드까지

레이아웃 중에 잡힌 DFM 문제는 대개 빠르고 국소적인 수정으로 해결됩니다. 반면 같은 문제가 fab 리뷰나 조립 단계에서 발견되면 일정 전체를 다시 조정해야 할 수 있습니다. fab 기준에 맞춘 규칙을 레이아웃 전 과정에서 활성화해 두면, 리뷰는 수정이 아니라 확인 과정이 됩니다. 이것이 Altium이 제안하는 shift-left 접근법을 DFM에 적용한 모습입니다. 즉, 설계가 아직 유연할 때 워크플로 초반부터 제약 조건을 집행하는 것입니다.

Altium Develop 시작하기 →

흔한 DFM 이슈에 관한 자주 묻는 질문

PCB 설계에서 DFM 점검에 사용되는 구체적인 도구에는 어떤 것이 있나요?

Altium Designer, Cadence Allegro, Mentor Graphics Xpedition 같은 도구는 DFM 점검에 널리 사용되며, 설계 규칙과 제약 조건을 강력하게 적용할 수 있는 기능을 제공합니다.

왜 PCB 레이아웃 전에 DFM 규칙을 적용하는 것이 중요한가요?

PCB 레이아웃 전에 DFM 규칙을 적용하면 설계 초기부터 제조 가능 범위에 맞춰 작업할 수 있어, 비용이 많이 드는 오류와 리워크를 방지하는 데 도움이 됩니다.

설계 규칙을 제조사의 가능 범위에 맞추려면 어떻게 해야 하나요?

제조사와 협업하여 공개된 제조 가능 범위를 파악하고, Altium의 Constraint Manager 같은 도구를 사용해 설계 전 과정에서 일관성을 유지하도록 설계 규칙을 조정해야 합니다.

관련 읽을거리

작성자 정보

작성자 정보

Adam Fleischer is a principal at etimes.com, a technology marketing consultancy that works with technology leaders – like Microsoft, SAP, IBM, and Arrow Electronics – as well as with small high-growth companies. Adam has been a tech geek since programming a lunar landing game on a DEC mainframe as a kid. Adam founded and for a decade acted as CEO of E.ON Interactive, a boutique award-winning creative interactive design agency in Silicon Valley. He holds an MBA from Stanford’s Graduate School of Business and a B.A. from Columbia University. Adam also has a background in performance magic and is currently on the executive team organizing an international conference on how performance magic inspires creativity in technology and science. 

Related Technical Documentation

관련 자료

홈으로 돌아가기
Thank you, you are now subscribed to updates.