디자인과 제조의 결합: DFM/DFA에 대한 새로운 관점

Zachariah Peterson
|  작성 날짜: 2022/10/28 금요일  |  업데이트 날짜: 2025/03/9 일요일
PDF 다운로드
제조를 고려한 설계: DFM/DFA에 대한 새로운 관점

DFM 분석을 위한 완벽한 가이드

저의 좋은 친구 중 한 명이 제조를 위한 새로운 PCB 설계를 계획할 때 종종 하는 농담이 있습니다. 그는 "오늘 제조업체에 전화하셨나요?"라고 물어보며 설계 과정에서 여러 번 제조 파트너와 교류해야 한다는 점을 강조합니다. 이는 디자이너들이 종종 잊어버리는 부분이며, 대규모 제조에 앞서 큰 골칫거리로 이어질 수 있습니다. 사실, 귀하의 보드는 제조 가능성을 보장하기 위해 여러 차례의 DFM 분석을 거쳐야 합니다. 이는 제작과 조립 측면 모두에서 그렇습니다.

그렇다면 DFM 분석을 시작해야 할 시점은 언제일까요? 또 다른 중요한 질문은 DFM 분석 과정을 어떻게 가속화할 수 있는가일 것입니다. 모든 보드에는 확인해야 할 사항이 많으며, 특히 복잡한 레이아웃에서는 제조 가능성을 완전히 검사하는 것이 시간이 많이 걸릴 수 있습니다. DFM 분석에서 기대할 수 있는 것과 설계를 빠르게 진행하는 방법에 대해 알아보겠습니다.

PCB를 위한 DFM 분석에는 무엇이 포함되나요?

DFM 분석은 대규모로 제조해야 하는 모든 것에 적용됩니다. 제조된 제품은 대량 생산에 사용되는 공정에 맞게 설계되어야 하므로, 설계가 낮은 수율, 결함 또는 짧은 수명을 초래하지 않도록 검사해야 합니다. 요즘에는 PCB 제조업체와 PCB 조립업체가 지구 반대편에 위치할 수 있으며, DFM 분석을 수행하기 위해 모든 관련자가 프로젝트 정보의 단일 통제된 저장소에 접근할 수 있도록 하는 것이 중요합니다.

PCB에 대한 DFM 분석은 설계가 제조업체의 제작 및 조립 공정에 부합하는지 확인하는 것을 포함합니다. 경험이 풍부한 설계자라면 품질을 저해할 수 있는 가능한 설계 선택지가 많다는 것을 알아야 합니다. 저는 아직도 설계에서 발생할 수 있는 모든 제조 문제를 외우지 못했기 때문에, 제작을 진행하기 전에 종종 제조업체에 내 보드를 검사해 달라고 요청합니다.

자주 설계를 검사하세요

이는 중요한 점을 제기합니다: 언제 디자인의 DFM 검사를 실행해야 할까요? 간단한 보드를 작업하는 경우, 제조업체가 생산 전에 최종 DFM 검사를 실행하는 것에 의존하는 것이 아마도 괜찮습니다; 반복적인 DFM 심층 분석은 제조업체가 빠르게 수행할 수 있을 때 과도한 시간을 소모합니다. 높은 레이어 수의 혼합신호 보드와 같이 밀집된 클리어런스와 다양한 신호 표준을 갖춘 보다 고급스러운 것에 대해서는, 잠재적인 품질 문제를 조기에 발견하기 위해 여러 번의 DFM 분석 실행이 필요합니다.

제조 전에 불필요한 디자인 변경을 방지하는 최선의 방법은 여러 다른 시간에 DFM 분석을 수행하는 것입니다:

  • 부품 선택 시: 이는 주로 0201과 01005와 같은 수동 부품 크기와 관련이 있습니다. 이러한 작은 부품을 사용해야 한다면, 제조업체가 이를 처리할 수 있는지 확인하십시오.
  • 플로어플래닝 중: 이 시점에서는 보드의 기본적인 측면들, 예를 들어 가능한 레이어 수, 트레이스 폭 범위, 비아 크기, HDI로 전환할 필요성, 사용할 PCB 라미네이트, 디자인에 적용될 IPC 생산 가능성 레벨 등을 아직 결정하고 있습니다.
  • 구성 요소 배치 후: 구성 요소를 배치한 후에는 특히 양면 SMD 보드에서의 납땜과 관련하여 조립 과정을 고려해야 합니다. 또한 접지된 구성 요소가 참조 평면에 어떻게 납땜될지, 그리고 열릴리프가 필요한지 여부를 생각해 보세요.
  • 스택업 계획 시: 디자인을 제작에 넣기 전에 수정해야 하는 스택업이 얼마나 많은지 놀랄 것입니다. 이것은 제작업체에 검증된 스택업 테이블을 요청하는 것만큼 간단합니다.
  • Gerber 생성 후: 일부 결함은 Gerber 파일에서 더 쉽게 볼 수 있습니다, 그래서 겹치는 드릴 히트와 비아 종횡비와 같은 것들을 검사하기 위해 Gerber를 스캔하는 것이 최선입니다.
  • MCAD 팀과 협력하여: 경우에 따라 납땜 가능한 커넥터나 기타 기계적 요소의 배치가 과도하게 타이트한 클리어런스를 만들 수 있습니다.

이러한 몇 가지 포인트는 다른 기사에서 자주 다루지 않을 수 있기 때문에 자세히 설명할 가치가 있습니다.

구성 요소 클리어런스

커넥터에 적용되는 몇 가지 사항은 다른 모든 구성 요소에도 적용될 수 있지만, 클리어런스와 관련하여 확인할 가치가 있는 또 다른 사항이 있습니다. 특히 플라스틱 쉬라우드나 베이스가 있는 커넥터의 경우, 조립 중 확장을 위한 여유 공간을 확보했는지 확인하세요. 두 구성 요소가 너무 가까우면 납땜 중에 확장되어 조립 중에 둘 다 보드에서 들어 올릴 수 있습니다.

Checking clearances in DFM analysis

DFM 분석에서 클리어런스를 확인하면 최근 팹 실행 중 구성 요소가 들어 올려지는 것을 예상하는 데 도움이 되었을 것입니다.

풋프린트 살펴보기

당연히 풋프린트가 검증되었는지 확인하는 데 노력을 기울여야 합니다. 이는 수동으로 수행하거나 제조업체에서 제공하는 검증된 구성 요소만 사용하여 수행할 수 있습니다. 하지만, 풋프린트가 레이아웃에 들어가면 솔더 마스크 개구부, 비아와의 클리어런스, 다른 구성 요소와의 클리어런스, 비아 종횡비 등을 확인해야 합니다. 올바른 규칙 검사 기능이 있는 소프트웨어를 사용하지 않으면 열 패드를 떠돌게 하거나 드릴 히트를 솔더 필렛에 너무 가깝게 배치할 수 있습니다. PCB 레이아웃을 직접 볼 수 있지만, 예비 Gerber 파일을 생성하고 레이어를 비교하는 것도 완전히 괜찮습니다(아래 참조).

solder mask openings and teardrops from interim Gerber files.

임시 Gerber 파일에서 솔더 마스크 개구부와 티어드롭이 필요한 구성 요소를 확인할 수 있습니다.

스택업 검사

간단하게 들릴 수 있지만, 원하는 레이어 수와 배열을 가진 스택업을 제조업체에 요청하기만 하면 이 단계는 쉽게 통과할 수 있습니다. 특정 레이어 스택이 그들의 공정을 통과할 수 있도록 보장하기 위해 필요한 DFM 분석을 이미 수행했습니다. 원하는 라미네이트 재료를 사용할 때 필요한 트레이스 폭, 트레이스 간격(차동 쌍의 경우), 그리고 레이어 두께를 알려줄 것입니다. 경우에 따라 원하는 라미네이트 재료가 사용 불가능하다는 사실에 놀랄 수도 있으며, 가까운 대체재를 사용해야 할 수도 있습니다.

If you contact your fabricator early, they’ll send you a qualified stackup table.

제조업체에 일찍 연락하면, 자격을 갖춘 스택업 테이블을 보내줄 것입니다.

4-레이어 스택업의 경우, 표준 8mil/40mil/8mil S/P/P/S 스택업을 받게 되어 총 두께가 62 mil이 됩니다. 더 복잡한 스택업은 특히 임피던스 제어 라우팅이 필요한 보드가 있을 때 맞춤형 테이블이 필요할 수 있습니다. 스택업 정보를 일찍 받으면, 임피던스 제어에 필요한 잘못된 트레이스와 간격을 적용할 위험이 없으며, 모든 것이 이미 검증될 것입니다.

제작 전 DFM 분석

보드 제작을 마치고 제조업체에 제출하면, 제조업체는 최종적으로 확정된 Gerber 파일을 사용하여 자체 DFM 분석을 수행해야 합니다. 여기서 "해야 한다"고 쓰는 이유는 모든 제조업체가 이 작업을 수행하는 것은 아니기 때문입니다; 일부 제조업체의 경우, Gerber 파일을 업로드하면 질문 없이 fab 파일에 나타난 대로 보드를 제작합니다. 일부 제조업체의 경우, 이러한 수준의 서비스를 명시적으로 요청해야 할 수도 있으며, 다른 서비스 수준은 추가 기능으로만 제공됩니다.

제조업체로부터 DFM 분석을 받게 되면, 다음 두 영역에서 많은 결과를 볼 수 있습니다: 공정 능력에 대한 클리어런스 검사와 특정 산업 요구 사항에 대한 검사.

공정 능력에 대한 피처 크기 검사

디자인 파일을 제조업체에 제출하고 DFM 분석을 실행할 때, 클리어런스 검사와 관련된 많은 결과를 볼 수 있을 것입니다. 제조업체는 이미 위에 나열된 영역을 검사해야 하지만, 또한 귀하의 피처 크기와 클리어런스를 그들의 공정 능력과 비교해야 합니다. 견적 부분의 예비 Gerber로 이 과정을 거쳤더라도, 무언가를 놓쳤을 수 있으므로 이 과정을 다시 실행하는 것이 최선입니다.

제가 선호하는 ITAR 제조업체 중 하나에서 나온 DFM 분석 보고서 예시는 아래와 같습니다. 이 표에서 우리는 배치, 링크 크기, 그리고 도금된 관통 홀과 구리 사이의 여유 공간을 볼 수 있습니다. 맨 아래 행에서 볼 수 있듯이, 제 트레이스 대 구리 여유 공간 설정이 너무 낮고, 일부 풋프린트의 패드에는 링크 크기가 작습니다.

Example DFM analysis report showing clearances compared to process capabilities.

공정 능력과 비교한 DFM 분석 보고서 예시입니다.

이 예시에서, 우리는 특정 풋프린트에 여러 오류를 가지고 있는데, 이는 우연히도 TO-92 패키지입니다. 이 경우, 내장 라이브러리의 홀 크기가 너무 커서 여유 공간을 유지하기 위해 가장자리 주변의 링크를 너무 작게 만들어야 했습니다. 홀 크기를 조정한 후, 우리는 여전히 브리징을 방지하기에 충분한 여유 공간을 남기면서 Class 2 링크를 만들 수 있었습니다.

수천 개의 네트를 가진 크고 복잡한 디자인의 경우, 제조업체는 PCB 레이아웃의 모든 가능한 기능을 어떻게 확인합니까? 이 과정을 자동화하는 데 도움이 되는 애플리케이션이 있으며, 어떠한 공정 위반 사항도 포함된 보고서를 컴파일할 것입니다. 일부 제조업체는 내부적으로 사용할 자체 애플리케이션을 가지고 있는 반면, 다른 제조업체는 제조 전에 디자인을 확인할 수 있는 다운로드 가능한 프로그램에 접근할 수 있도록 할 것입니다.

IPC 클래스 준수 검토

경험이 더 필요할 수 있는 설계 요구 사항의 또 다른 영역은 IPC 클래스와의 준수 여부를 검토하는 것입니다. 견적 과정에서 지적해야 할 중요한 점 중 하나는 원하는 IPC 자격 수준이 무엇인지입니다. 이는 티어드롭, 링 크기, 드릴 및 패드 직경 대비 구리 무게, 비아 및 홀 도금 가능성, 유전체 두께 요구 사항 등 주요 신뢰성 요구 사항 중 일부를 확인하는 것을 포함합니다. 물리적 레이아웃은 제조업체의 능력과 비교하여 IPC 표준에 정의된 자격 및 성능 요구 사항을 충족할 수 있는지 확인하고 제작 전에 변경이 필요합니다.

설계 데이터를 제조업체에 빠르게 전달하는 방법

파일을 제조업체에 가장 빠르게 전달하는 방법은 무엇이며, 설계 의도를 완전히 이해하도록 어떻게 보장할 수 있을까요? 찾을 수 있는 최고의 클라우드 협업 도구 세트가 필요합니다. 요즘 모든 것이 디지털로 이루어지기 때문에, PCB 설계자들은 복잡한 프로젝트를 협업하고 제조 파트너와 공유할 수 있는 도구가 필요합니다. Altium 365 플랫폼을 사용하면 전체 프로젝트 릴리스부터 개별 설계 파일에 이르기까지 모든 것을 제조업체, 다른 팀 구성원 및 고객과 빠르게 공유하는 것이 쉽습니다.

Altium 365는 Git 기반의 통합 버전 관리 시스템을 포함하여 다음과 같은 완벽한 문서화 기능을 통해 DFM 분석을 간소화하는 데 도움을 줍니다:

Altium 365 내부에서는 '제조업체에 보내기' 기능을 사용하여 보드를 제조업체에 매우 편리하게 전달할 수 있습니다. 프로젝트가 Altium 365 작업 공간에 릴리스되면, 프로젝트 릴리스로 이동하여 화면 상단에 표시된 "제조업체에 보내기" 버튼을 클릭할 수 있습니다. 그러면 제조업체는 Altium Designer에서 프로젝트를 열거나 릴리스 파일을 다운로드하여 DFM 분석 애플리케이션을 통해 제작 파일을 처리할 수 있습니다.

Once a project is released into your Altium Designer Workspace, you can give access with your manufacturer.

프로젝트가 Altium Designer 작업 공간에 릴리스되면, 제조업체와 접근 권한을 공유할 수 있습니다.

디자인이 제작업체에 전달되면, 그들은 DFM 분석 보고서를 읽을 때 혼란이 없도록 디자인의 특정 지점에 대해 의견을 남길 수 있습니다. 이러한 의견은 Altium 365를 통해 브라우저에서 온라인으로 확인하거나, Altium Designer에서 프로젝트를 열 때 PCB 레이아웃에서 볼 수 있습니다. Altium 365처럼 여러 차례의 DFM 분석을 거치는 과정을 도와주는 다른 클라우드 기반 서비스는 없습니다.

프로젝트 변경 사항을 추적하면서 여러 차례의 DFM 분석을 거치는 가장 빠른 방법은 Altium 365™ 플랫폼을 사용하는 것입니다. PCB 디자인 데이터를 공유, 저장, 관리할 수 있는 모든 도구를 갖춘 안전한 클라우드 플랫폼에서 작업할 수 있습니다. Altium 365는 PCB 디자인 및 제조를 위한 유일한 클라우드 협업 플랫폼이며, Altium 365의 모든 기능은 세계적 수준의 디자인 도구인 Altium Designer®와 통합됩니다.

PCB 디자인에서 주요 DFM 오류 방지

모든 회로 기판은 잠재적인 제조 및 조립 오류를 피하기 위해 DFM(제조 가능성을 위한 설계) 지침을 준수해야 합니다. 이는 비용 절감, 품질 개선 및 무결함 제조에도 중점을 둡니다. 이 글에서는 PCB에서 발생할 수 있는 주요 DFM 오류와 이를 피하기 위한 다양한 기술에 대해 설명하겠습니다.

PCB 설계에서 주요 DFM 오류 방지

DFM 분석을 통해 제조업체는 보드의 설계를 다양한 측면에서 검토하여 재료, 치수 및 성능을 가장 효율적으로 수정할 수 있습니다. 이는 설계 문제를 즉시 감지하고 생산 전에 잘 수정합니다. 제조 가능성 분석의 단계별 접근 방식은 다음과 같은 속성으로 구성됩니다:

  • 제조 공정에 영향을 미칠 설계 위반 사항 식별. 
  • 기하학적 및 재료 요구 사항에 따른 정확한 제조 공정 결정. 
  • 보드 설계 검사 및 사양이 완성된 제품과 일치하는지 결정.
  • 보드의 치수에 따라 의존하는 재료(속성, 물리적 강도 및 질감에 따라) 선택.
  • 설계가 품질 기준과 신뢰성을 충족하기 위해 규제 준수를 따르는지 확인.

주요 DFM 오류

자주 발견되는 DFM 문제에는 슬리버, 링 브레이크아웃, 산성 함정 등이 포함됩니다. 일반적인 위반 사항과 그 예방책을 살펴보겠습니다.

슬리버 예방

슬리버는 구리를 노출시켜 단락을 일으키는 건조 필름 저항의 작은 쐐기 모양입니다. 전도성(구리)이거나 비전도성(솔더 저항)일 수 있습니다. 슬리버가 형성되는 데는 두 가지 이유가 있습니다. 첫 번째 경우는 구리나 솔더 마스크의 길고 얇은 특징이 에칭되어 제거될 때입니다. 분리된 슬리버는 제작 중에 단락을 일으킵니다. 두 번째 경우는 보드 디자인의 섹션을 너무 가깝거나 너무 깊게 절단함으로써 슬리버가 형성됩니다. 이는 회로 기판의 기능에 부정적인 영향을 미칠 수 있습니다.

해결책:

이 결함을 피하기 위해 최소 포토레지스트 폭을 적용하세요. 제거하거나 채울 수 있는 같은 넷 간격(3밀보다 작음) 또는 에어갭을 적용하세요. 슬리버가 형성될 수 있는 가능한 영역을 식별하고 문제가 있을 경우 해결하기 위해 적절한 DFM 분석이 필요합니다.

CAM snapshot of copper slivers

구리 슬리버의 CAM 스냅샷

CAM snapshot of solder mask slivers

솔더 마스크 슬리버의 CAM 스냅샷

Copper slivers

구리 슬리버

부품 선택

부품 선택은 해당 부품의 가용성, 리드 타임 고려 사항 및 단종 부품 모니터링을 기반으로 이루어져야 합니다. 이는 제조 시작 전에 부품이 충분히 사용 가능하도록 보장합니다.

BOM을 제대로 연구하여 부품 및 패키지의 크기를 결정하십시오. 충분한 공간이 있을 때 저항기와 커패시터에 대해 더 큰 부품을 선택할 수 있습니다. 예를 들어, 0402/0201 대신 0603 또는 0805 크기의 커패시터/저항기를 사용하세요. 선택은 전압, 전류 및 주파수에 의해 영향을 받습니다. 가능할 때는 작은 패키지를 선택하고, 그렇지 않으면 더 큰 것을 선택하세요. 작은 부품 패키지의 과도한 사용은 회로 기판 조립을 복잡하게 만들어 청소 및 재작업을 더 어렵게 만듭니다.

Small components on a PCB

PCB 상의 작은 부품

테스트 포인트

DFM은 보드를 구축한 후 전기적 연결성을 확인하기 위해 모든 중요 신호에 대한 테스트 포인트를 포함합니다. 제외되면 최종 제품을 확인하기 어려울 것입니다. 가능한 제조 문제를 피하기 위한 몇 가지 지침은 다음과 같습니다:

  • 테스트의 용이성을 위해 모든 테스트 포인트를 보드의 같은 쪽에 배치하세요.
  • 테스트 효과를 높이기 위해 테스트 포인트 사이에 최소 0.100인치의 거리를 유지하세요. 
  • 더 높은 부품을 위한 영역을 지정하세요.
  • 여러 프로브로 쉽게 접근할 수 있도록 모든 테스트 포인트를 고르게 배포하세요.
  • 제조 공차를 염두에 두고 레이아웃을 설계하세요.

비아 및 드릴-투-커퍼

드릴-투-커퍼는 드릴로 뚫은 구멍의 가장자리에서 가장 가까운 구리 특성까지의 거리입니다. 그러나 PCB 설계자들은 완성된 구멍 크기(FHS)에서 가장 가까운 구리 특성까지의 드릴-투-커퍼를 고려합니다.

설계자들은 항상 드릴된 지름(FHS + 드릴 공차)을 고려하여 올바른 거리를 결정해야 합니다. 드릴링 지름은 아래의 방정식에서 결정할 수 있습니다:

완성된 구멍 크기 + 공차 = 드릴 지름

보통, 거리는 5-8 밀이어야 하지만, 이는 레이어 수에 따라 달라집니다. 보드 레이아웃 도구는 드릴-투-커퍼에 대한 특정한 설계 규칙 검사(DRCs)를 가지고 있지 않습니다. 그러나, 설계에서 적절한 간격을 사용한다면, 8 밀의 여유를 가질 수 있습니다. 이는 DFM 분석을 할 때 고려해야 할 가장 중요한 속성입니다.

Drill-to-copper clearance

드릴-투-커퍼 여유

링 형태에서, 드릴 비트가 원하는 위치에 도달하지 못하고 같은 축에서 이탈할 때 접선이나 브레이크아웃이 발생할 수 있습니다. 이는 경계선 상의 연결을 야기하며 신뢰성에 영향을 미칩니다.

Annular ring breakout

링 형태의 브레이크아웃

드릴링 중에 발생하는 DFM 문제를 피하기 위한 몇 가지 팁은 다음과 같습니다:

  • 더 큰 패드 크기를 적용하여 설계에 넓은 링 영역을 포함시킵니다. 이는 좋은 전도성을 보장하고 패드 중앙에 비아를 드릴링하는 것을 용이하게 합니다.
  • 도금된 드릴이 모든 구리 층에 구리 패드를 가지고 있는지 확인합니다.
  • Sierra Circuits는 최소 8 mils의 드릴-투-구리를 권장합니다.
  • 드릴의 미스레지스트레이션을 방지하기 위해 최소한의 종횡비를 유지합니다.
  • 드릴 유형(PTH/NPTH) 및 드릴 수량/크기를 정의합니다.
  • 구리 특성과 드릴이 보드의 프로파일 안에 맞도록 합니다.
  • 공급업체/제조업체에서 제조할 수 있는 최소 링 크기(4 mils) 이상의 링을 설계합니다.
  • 복잡한 설계와 작은 링에서 링 파손을 방지하기 위해 티어드롭을 추가합니다. 

드릴 수는 드릴 차트와 일치해야 합니다

드릴 수를 드릴 차트와 일치시키는 것이 중요합니다. 드릴 차트는 제조 도면에 포함됩니다. 때때로 드릴 차트가 실제 드릴 수와 일치하지 않는 경우가 있습니다. 그런 경우에는 드릴 차트를 수정하거나 재생성해야 합니다.

Example drill chart PCB

예시 드릴 차트 PCB

간단한 설계 요점으로, PCB 레이아웃에서 사용되는 다른 드릴 크기의 수를 최소화하려고 노력하세요. 신호의 대부분의 레이어 전환을 처리할 수 있는 하나 또는 두 개의 비아 크기를 선택하는 것이 최선이며, 장착 구멍이나 비도금 구멍에 사용될 몇 가지 다른 크기도 있을 수 있습니다.

클리어런스

DFM 분석에서는 세 가지 유형의 클리어런스를 고려해야 합니다.

엣지 클리어런스:

많은 설계자들이 구리와 PCB의 가장자리 사이에 충분한 클리어런스를 제공하는 것을 잊습니다. 구리가 가장자리에 가까울 경우, 전류가 적용되면 인접한 레이어 사이에 단락이 발생할 수 있습니다. 이는 보드 주변의 노출된 구리 때문입니다. 이 문제는 설계에 클리어런스를 추가함으로써 해결할 수 있습니다. 다음 근사치를 확인하세요:

  • 외부 레이어: 0.010”
  • 내부 레이어: 0.015”

라인 간격:

라인 간격은 두 도체 사이의 최소 거리입니다. 이는 재료, 구리 무게, 온도 변화, 적용 전압에 따라 다르며, 제조업체의 능력에도 달려 있습니다.

line spacing

 

솔더 마스크 클리어런스:

  • 솔더 마스크 클리어런스는 솔더 마스크가 정의된 패드의 경우를 제외하고 솔더 패드보다 커야 합니다.
  • 솔더 브릿지를 방지하는 가장 좋은 방법은 마스크 개구부를 구리 패드 위로 확장하거나 배럴 릴리프(솔더 마스크 클리어런스 = 드릴 크기 + 3 mils)를 제공하는 것입니다.
Solder mask clearance

솔더 마스크 클리어런스

산 함정

주의해야 할 또 다른 DFM 오류는 산 함정입니다. 예각을 포함하는 디자인은 그 지역에 산 농도를 끌어들일 것입니다. 이는 과도하게 에칭된 트레이스와 오픈 회로를 초래할 수 있습니다.

acid traps

 

패드로 오는 트레이스를 예각으로 배치하지 마십시오. 트레이스를 패드에 대해 45° 또는 90° 각도로 배치하십시오. 트레이스를 라우팅한 후 어떤 트레이스 각도도 산 함정을 만들지 않았는지 확인하십시오.

실크스크린 검사

실크스크린 검사는 DFM 분석에 영향을 줄 수 있는 다양한 속성을 포함하며 가능한 오류를 방지합니다. 여기 몇 가지 중요한 지침이 있습니다:

방향: 실크스크린이 패드 위에 있을 수 있으며, 이는 DRC를 실행하여 확인해야 합니다. 실크스크린이 비아 홀과 겹칠 수도 있지만, 비아가 텐티드되어 있는 경우에는 이를 허용합니다. 이는 텍스트를 회전하고 구성 요소 참조 지정자 마크를 조정하는 동안 발생할 수 있습니다. 패드와 비아 위로 가는 참조 지정자 마크를 자르십시오.

Make sure your silkscreen orientation is consistent

실크스크린 방향이 일관되도록 확인하십시오

선 너비 및 텍스트 높이: 쉬운 가독성을 위해 최소 선 너비 4 mils와 텍스트 높이 25 mils를 권장합니다. 항상 표준 색상과 큰 모양을 사용하여 좋은 표현을 하십시오. 일반적으로 크기는 텍스트 높이 35 mils, 선 너비 5 mils여야 합니다. 보드가 밀집되어 있지 않고 큰 텍스트를 사용할 충분한 공간이 있다면 다음 크기를 사용하십시오:

height

위 사양이 중밀도 보드에 적합하지 않는 경우, 다음 크기를 사용하십시오:

width

위 크기가 적합하지 않을 때, 다음을 참조하십시오. 중밀도 보드의 경우:

trace

 

실크스크린 인쇄 방법: 특정 방법은 크기, 여유 공간 등 많은 설계 파라미터와 패드, 비아, 트레이스와 같은 요소에 영향을 미칩니다. 수동 실크스크린 인쇄, 액상 포토 이미징, 직접 전설 인쇄 등에 따라 이를 명시하십시오.

마킹 우선 순위 지정: 규제 요구 사항, 제조업체 식별, 조립 보조, 테스트 보조 등의 분류에 따라 실크스크린 마킹을 우선 순위에 두십시오.

제조 가능성 설계 지침을 따르면 초기 설계 단계에서 오류를 인식하는 데 도움이 됩니다. 다행히 Altium Designer®의 DRC 엔진은 생산으로 가기 전에 이러한 문제를 잡을 수 있도록 도와줍니다. 제조업체와 상담한 후, 위에 나열된 제약 조건을 PCB 설계 규칙에 프로그래밍하여 오류를 신속하게 포착하고 수정할 수 있습니다. 설계가 철저한 설계 검토와 제조를 위해 준비되면, 귀하의 팀은 Altium 365™ 플랫폼을 통해 실시간으로 공유하고 협업할 수 있습니다. 설계 팀은 Altium 365를 사용하여 제조 데이터와 테스트 결과를 공유할 수 있으며, 설계 변경 사항은 안전한 클라우드 플랫폼과 Altium Designer를 통해 공유될 수 있습니다.

효율적인 PCB 설계를 위한 DFA 지침

실제 장치가 되고자 하는 모든 PCB는 높은 수율로 조립되어야 합니다. 보드가 처음부터 올바르게 조립될 수 있도록 보장하기 위해 전략적 계획이 필요합니다. 일부 기본 DFA 지침을 이해하면 설계가 최소한의 결함과 재작업 없이 제조 조립을 통과할 수 있도록 도울 수 있습니다.

DFA는 세 단계로 구성된 과정입니다. 첫 번째 단계에서는 보드 레이아웃의 설계를 고려합니다. 이 단계에서는 구성 요소 간의 여유 공간, 납땜 방향, 조립 비용 절감이 고려됩니다. 다음 단계에서는 Gerber 또는 ODB++ 파일이 구성 요소, 풋프린트 및 다양한 클리닝 방법의 여유 공간 및 방향에 대해 검증됩니다. 마지막 단계에서는 웨이브 납땜, 리플로 납땜 및 수동 납땜 요구 사항이 식별됩니다.

layout design

 

DFA의 목표

표준화

모든 보드 디자이너는 새로운 PCB 디자인을 작업하는 동안 발생할 수 있는 도전을 예측하기 어려울 것입니다. 표준화의 주요 목표는 이전에 작동했던 부품과 기술을 사용함으로써 불확실성 수준을 최소화하는 것입니다. 아래는 디자인에서 최대한의 표준화를 보장하기 위한 몇 가지 방법입니다:

  • 각 구성 요소의 출처를 신중하게 검증하여 구성 요소의 진위를 보장합니다. 무단 출처는 지연, 잘못된 정보, 위조 부품의 위험을 증가시킵니다.
  • 조립 공정을 용이하게 하고 잠재적인 오류를 최소화하기 위해 고유 부품 패키지의 수를 줄이려고 노력하십시오. 예를 들어, 풋프린트와 랜드 패턴 간의 불일치가 있는 경우, 디자인에 고유 랜드 패턴이 적기 때문에 필요한 레이아웃 조정을 더 빠르게 수행할 수 있습니다.

부품 검증

모든 보드 디자이너는 새로운 PCB 디자인을 작업하는 동안 발생할 수 있는 도전을 예측하기 어려울 것입니다. 표준화의 주요 목표는 이전에 작동했던 부품과 기술을 사용함으로써 불확실성 수준을 최소화하는 것입니다. 아래는 디자인에서 최대한의 표준화를 보장하기 위한 몇 가지 방법입니다:

DF의 주요 목표 중 하나는 보드에 탑재되는 부품을 검증하는 것입니다. 아래에 언급된 지침을 따라 제조업체가 보드를 효율적으로 조립할 수 있도록 도와주세요:

guidelines

 

조립 오류 줄이기

DF는 발생할 수 있는 잠재적인 조립 오류를 제거하는 데 주로 초점을 맞춥니다. 위에서 논의한 사항 외에도, 아래 사항은 제조업체가 원하는 기능을 가진 회로 보드를 제작할 수 있도록 합니다.

  • 제조업체의 능력 내에서 드릴 구멍의 크기, 간격 및 허용 오차를 준수하십시오. 이는 PCB 디자인의 제조 가능성을 또한 보장합니다.
  • CM의 능력 범위 내에서 클리어런스와 허용 오차를 준수하십시오. 
  • 보드 가장자리 클리어런스 규칙을 따르십시오.
  • 보드 형태가 최적의 패널화를 허용하도록 하십시오.
  • 필요한 곳에는 열릴리프를 포함시키십시오.

DFA 표준

이전 섹션에서 논의한 바와 같이, DFA 표준을 알고 있으면 효율적이고 비용 효과적인 방식으로 보드를 설계할 수 있습니다. 이 섹션에서는 몇 가지 중요한 DFA 규범을 소개하겠습니다.

극성 표시가 있는 구성 요소 방향

구성 요소의 방향은 사전 조립 단계에서 고려해야 할 가장 중요한 요소 중 하나입니다. 문제 없는 조립을 위해서는 방향의 명확하고 명시적인 기술을 따르는 것이 필수적입니다. 예를 들어, 확실한 극성을 가진 다이오드를 고려해 보십시오. 배치 후에도 보이게 될 적절한 극성 표시가 회로도 기호와 실크스크린에 있어야 합니다. 이렇게 하면 검사 과정이 쉬워지고, 테스트나 디버깅이 더 쉬워집니다.

symbol

 

심볼은 관통 구멍 부품의 두 핀 사이에 배치할 수 있지만, 표면 실장 부품의 경우에는 장치 옆에 배치해야 합니다. 이러한 심볼은 많은 공간을 차지할 수 있으므로, HDI 보드의 경우 음극 패드 위에 바를 표시하거나 A(양극) 또는 K(음극)의 간단한 표시로 충분합니다.

비슷한 구성 요소를 항상 그룹화하고 가능하면 동일한 방향으로 배치하려고 노력하세요. 이는 빠른 조립 과정을 용이하게 합니다. 예를 들어, 모든 QFP를 한 줄로 배치하고 각 IC에 대해 1번 핀이 같은 모서리에 오도록 할 수 있습니다.

symbol2

 

간격 요구 사항

구성 요소 간의 간격은 PCBA 공정의 시간 프레임 요구 사항에 영향을 미칩니다. 이 섹션에서는 조립 공정의 품질을 보장하기 위해 권장되는 간격 표준을 살펴보겠습니다.

부품 대 가장자리 간격

부품에서 보드 가장자리까지의 거리는 보드 상의 주어진 구성 요소에서 그 가장자리까지의 거리를 말합니다. 이 요소는 분리 공정 동안 중요한 역할을 합니다. 이 과정에서 보드 가장자리 근처의 구성 요소는 솔더 조인트에 영향을 줄 수 있는 스트레스를 받게 됩니다. 우리는 회로 보드 상단에 배치된 SMD와 보드 가장자리 사이에 125 밀의 여유 공간을 권장하지만, 제조업체는 그들의 공정에서 다른 허용치를 제공할 수 있습니다.

때때로, 제조업체는 보드 하단의 구성 요소에서 보드 가장자리까지의 거리를 더욱 늘립니다. 이는 솔더 페이스트 적용 중 SMT 구성 요소 손상 가능성을 줄입니다.

구리 트레이스도 보드 가장자리에 더 가깝게 배선될 수 있습니다. 이는 솔더 마스크 간격을 허용하고 패드 침범을 방지합니다. 트레이스, 구리 푸어, 수동으로 삽입된 부품은 보드 가장자리에서 최소 10 밀 이상 떨어져 있어야 합니다. 캐스텔레이티드 홀은 보드 가장자리에서 구리 도금이 필요한 디자인 유형입니다. 원하는 구리 도금을 달성하기 위해, 이러한 디자인은 추가 비용과 리드 타임이 필요할 것입니다.

smt keep out zone

 

부품에서 홀까지의 거리

구성 요소 간의 간격은 PCBA 공정의 시간 프레임 요구 사항에 영향을 미칩니다. 이 섹션에서는 조립 공정의 품질을 보장하기 위해 권장되는 간격 표준을 살펴보겠습니다.

  • 부품에서 구멍 벽까지: 이것은 실제 구멍 가장자리에서 패드
  • 가장자리까지 측정됩니다. 이것은 또한 드릴에서 구리까지의 거리로 알려져 있습니다. 필요한 최소 간격은 약 8 mils입니다.
  • 부품에서 연링까지: 이것은 구멍의 연링 가장자리에서 패드 가장자리까지 측정됩니다. 필요한 최소 간격은 약 7 mils입니다.
Part-to-hole spacing

부품에서 구멍까지의 간격

IPC 조립 표준

여기는 조립 시 CM이 준수할 기타 IPC 조립 표준입니다.

  • IPC-A-600: IPC-A-600, 일반적으로 IPC-600으로 알려져 있으며, 각 제품 카테고리에 대한 수용 기준 수준을 명시합니다. 이는 보드의 바람직한, 허용 가능한, 그리고 협상 불가능한 요구 사항을 정의합니다. 
  • IPC/WHMA-A-620C: 이는 케이블 및 하네스 어셈블리에 대한 재료, 절차, 테스트 및 수용 기준을 설명합니다. 
  • IPC-A-630: 이는 전자 인클로저에 대한 표준을 정의합니다. 이 표준은 CM이 조립 및 검사 과정을 수행할 때 사용됩니다.

일반적인 어셈블리 결함

이 섹션은 PCBA 동안 가장 자주 발생하는 결함 및 문제에 대해 자세히 설명합니다. 제조업체들은 이러한 결함을 피하기 위해 많은 품질 관리 방법을 사용하며, 그 중 일부 방법은 아래 하위 섹션에서 언급됩니다. 

툼스톤

툼스톤, 또한 맨해튼 효과로 알려진 것은 SMD 구성 요소가 착륙 패드에서 부분적으로 또는 전체적으로 벗겨진 경우를 말합니다. 이는 작은 SMD 패시브(0603 또는 그보다 작은 패키지)에서 가장 흔하게 발생하며, 리플로 솔더링 동안 힘의 불균형으로 인해 발생합니다.

툼스톤 방지 방법:

  • 높은 구성 요소 정확도와 높은 예열 온도를 확보하세요.
  • 고온 및 고습도에 노출을 피하세요.
  • 두 패드에서 습윤력을 균형잡기 위해 페이스트가 용융 상태에 도달하기 전에 침지 구역을 확장하세요.
tombstones

 

솔더 브리징

솔더 브리징은 전기적으로 연결되어서는 안 되는 두 도체 사이에 솔더가 적용될 때 발생합니다. 이러한 원치 않는 연결은 단락으로 불립니다.

솔더 브리징을 방지하는 방법:

  • 높은 부품 정확도와 높은 예열 온도를 확보하세요.
  • 고온 및 고습도에 노출되는 것을 피하세요.
  • 페이스트가 용융 상태에 도달하기 전에 두 패드에서 습윤력을 균형잡기 위해 침지 구역을 확장하세요.
solder bridging

 

솔더 보이드

솔더 조인트 내부의 빈 공간이나 구멍을 솔더 보이드라고 합니다. 솔더 보이드는 연결을 형성하기에 충분한 솔더가 없을 때 생성됩니다. 솔더 보이드는 일반적으로 공기를 포함합니다. 

솔더 보이드를 방지하는 방법:

  • 가스가 보드에서 탈출할 수 있도록 배기 채널을 증가시키세요. 
  • 납이 없는 솔더 페이스트를 사용해 보세요.
solder voids

 

검사 방법

회로 기판에 부품이 장착되면, 제조업체는 여러 검사 및 품질 관리 절차를 수행할 수 있습니다.

자동 광학 검사 (AOI)

자동 광학 검사(AOI)는 생산 시설을 떠나기 전에 PCB 조립 오류를 효율적이고 정확하게 감지하는 방법입니다. 이 방법은 고해상도 카메라와 고급 이미지 처리 소프트웨어를 사용하여 누락되거나 잘못 배치된 구성 요소, 솔더 브릿지, 솔더 볼, 또는 툼스톤과 같은 조립 오류를 식별합니다.

AOI

 

X-레이 검사

AXI(자동 X-레이 검사)는 IC와 BGA의 숨겨진 결함을 감지하는 인기 있는 접근 방식입니다. 이 시스템의 스캔 소스는 X-레이입니다. 이를 사용하여 큰 공극과 균열을 식별할 수 있습니다. 이 접근 방식은 내부 기하학과 구조적 구성에 비파괴적으로 접근할 수 있게 합니다. AXI는 AOI와 같은 방식으로 이미지를 캡처합니다. 유일한 차이점은 AOI가 광원으로 스캔하는 반면, AXI는 X-레이로 스캔한다는 것입니다.

2D X-ray inspection image

2D X-레이 검사 이미지

DFA 지침은 조립 후 높은 수율을 보장하고 재작업을 최소화하기 위해 마련되었습니다. Altium Designer의 DRC 엔진을 사용하여 생산에 들어가기 전에 이러한 DFA 지침과 많은 다른 지침들을 구현할 수 있습니다. 제조업체와 상의한 후, 위에 나열된 제약 조건들을 PCB 설계 규칙에 프로그래밍하여 오류를 신속하게 발견하고 수정할 수 있습니다. 설계가 철저한 설계 검토와 제조에 준비되면, 팀은 Altium 365 플랫폼을 통해 실시간으로 공유하고 협업할 수 있습니다. 설계 팀은 Altium 365를 사용하여 제조 데이터와 테스트 결과를 공유할 수 있으며, 설계 변경 사항을 안전한 클라우드 플랫폼과 Altium Designer를 통해 공유할 수 있습니다.

제조업체에 PCB 층 구조 요구 사항 전달하기

PCB 설계 업무에서 제조업체와 공급업체에 요구 사항을 전달하는 것은 최우선 순위입니다. 우리의 요청의 맥락은 올바른 정보를 제공하지 않거나, 충분한 정보를 나열하지 않거나, 아무런 정보도 제공하지 않음으로써 가끔 손실됩니다. 경험이 풍부한 PCB 설계자는 PCB 층 구조에서 보고 싶은 모든 것을 명시하기 위해 노력할 수 있지만, 결국 제조업체가 사용 가능한 재료와 처리 능력 및 수율을 균형있게 조정하기 위해 그 결정을 처리하게 됩니다.

스택업은 PCB의 기본 구조를 설명하는 것 이상의 것을 담고 있습니다. 스택업에는 코어와 유전체 재료의 재질 특성에 의해 정의된 많은 다른 설계 고려 사항이 내장되어 있습니다. 설계가 제조업체의 능력, 재료 재고 및 임피던스 요구 사항과 호환되도록 하려면, 설계자는 스택업 요구 사항이 명확하게 정의되어 있는지 확인해야 합니다. 처음 설계를 생성할 때 제 조언을 따르고, 제조업체에게 사용 가능한 스택업이 무엇인지 물어본다면, 좋은 상태에 있을 것입니다. 그 레이어 스택을 중심으로 설계한다면, 제조업체와의 작업이 훨씬 쉬워질 것입니다.

기존 설계가 있고 호환 가능한 재료 세트로 어디서든 제작해야 하는 경우는 어떨까요? 받은 보드가 요구 사항을 충족하지 않는 위험을 어떻게 줄일 수 있을까요? 이 글에서는 그에 대해 살펴볼 것입니다. 이러한 팁 중 일부를 따른다면, 제조를 위한 설계가 아니라 제조와 함께하는 설계를 하게 될 것입니다.

PCB 레이어 스택업 요구 사항이 명시되어 있는지 확인하세요

위에서 언급했듯이, 디자인의 초기 반복에서는 일반적으로 표준 스택업을 얻어 디자인에 사용할 수 있습니다. 이것은 프로토타입을 설계하고 생산에 투입하는 가장 빠른 방법입니다. 다른 옵션은 적어도 자신의 스택업을 선택한 재료로 디자인하고, 이를 제작소와 검증하는 것입니다. 그들은 그것을 생산할 수 있는지 여부를 알려줄 것이며, 거기서부터 어떻게 진행할지 결정할 수 있습니다(스택업을 재설계하거나 다른 곳으로 보내기).

디자인이 이미 완성되었을 때는 조금 다른 이야기입니다. 디자인을 생산할 때는 베어 보드 제조업체가 여러 사양을 충족할 수 있도록 해야 합니다. 여기에는 다음이 포함됩니다:

  • 층 특성 - 이것은 층 두께, 구리 무게, 구리 호일 유형(역 처리, 전기 도금, 압연 구리, 첨가제 등), 그리고 라미네이트 구조/직조 스타일을 포함합니다.
  • 유전체 및 임피던스 요구 사항 - 신호와 전력 모두에 대한 임피던스 사양이 있고, 이를 충족해야 한다면, 층 두께와 구리와 함께 층에서 유전 상수를 지정해야 합니다.
  • 허용된 대체재 및 허용 오차 - 제조업체가 설계를 어디서나 신뢰성 있게 생산할 수 있도록 수정할 수 있는 권한을 부여받은 부분을 확인할 수 있는 곳입니다.

우리는 종종 3번 항목에 대해 이야기하지 않고 대신 1번 및 2번 항목의 일부로 DFM에 초점을 맞춥니다. 3번 항목에서 PCB 층 구성에 필요한 가능한 변경 사항을 고려할 수 있다면, 사양에 맞지 않는 보드를 받게 될 위험을 없앨 수 있습니다.

PCB 층 구성 요구 사항이 충족되도록 하기 위해, 회로 기판 요구 사항을 명시할 수 있는 중요한 문서가 있습니다: PCB 제작 도면. 제조업체에 PCB 층 구성 요구 사항을 전달하기 위해 층 구성 도면과 제작 노트를 모두 사용하고 싶을 것입니다.

PCB 층 구성 도면 또는 표로 시작하기

제작 도면 내부에서는 레이어 스택업 도면을 통해 스택업에 대한 대부분의 요구 사항을 즉시 지정할 수 있습니다. 이것은 제작 업체에 보드에 원하는 기본 요구 사항을 제공하는 가장 간단한 방법입니다. 아래 예시는 고속 PCB, 전력 조절 모듈, 마이크로컨트롤러 보드 또는 다른 일반 목적의 보드에 사용될 수 있는 4-레이어 보드의 설계입니다.

Example PCB layer stackup drawing in a fabrication drawing. This was created in Draftsman.

제작 도면에서의 예시 PCB 레이어 스택업 도면. 이것은 Draftsman에서 생성되었습니다.

제작 도면에서의 예시 PCB 레이어 스택업 도면. 이것은 Draftsman에서 생성되었습니다. 이 도면에서 우리는 이미 제작 업체가 충족해야 할 여러 중요한 사양을 볼 수 있습니다:

가끔 고객으로부터 요구 사항 목록을 받을 때, 이러한 사항들이 스택업 문서로 정리됩니다. 제조업체에 설계 결과물을 제출할 때, 스택업 문서나 기타 요구 사항 문서를 파일 패키지의 일부로 포함하는 것은 괜찮지만, 이 정보는 제작 도면에도 반영되어야 합니다. 이를 수행하는 가장 좋은 방법은 위에 보여진 것처럼 스택업 도면을 사용하는 것입니다.

임피던스와 유전체 특성은 어떻게 될까요? 특정 재료 세트를 염두에 두고 설계한다면, 이러한 사항을 명시적으로 나열할 필요는 없지만, PCB 레이어 스택업 도면에 이러한 정보를 포함시킬 수 있습니다. 설계에서 이러한 허용 오차를 고려하도록 제작 업체에 지정해야 할 경우, 트레이스 폭과 레이어 두께에 대한 허용 오차를 명시해야 합니다.

스택업 및 트레이스 폭에서의 허용 오차

유전 상수 목표, 열/화학적 특성 목표 또는 임피던스 목표(이를 지정했다고 가정할 때)를 달성하기 위해 설계에서 진행할 수 있는 세 가지 방법은 다음과 같습니다:

옵션 #1은 보드가 정확하게 제작될 것임을 보장하지만, 특정 재료 세트만을 제공하는 제작소에서만 가능합니다. 옵션 #2와 #3은 더 일반적이며 어디에서나 커버하려고 시도하지만, 제작 중에 임피던스 제어 테스팅이 구현되도록 요청해야 할 수도 있습니다.

옵션 #2를 구현하는 것은 제작 노트에서 간단합니다. 아래 이미지는 재료 세트가 준수해야 하는 슬래시 시트를 명확하게 명시한 예제 제작 노트를 보여줍니다(노트 16.C, 빨간색으로 강조됨). 이는 임피던스 제어가 필요하지 않은 경우에도 구현할 수 있습니다.

This fabrication note specifies slash sheet conformance so that the fabricator only swaps with compatible material sets.

이 제작 노트는 제작자가 호환 가능한 재료 세트로만 교체할 수 있도록 슬래시 시트 준수를 명시합니다.

옵션 #3 내에서, 제작소는 이러한 사양을 약간 조정해야 할 수 있습니다. 제작 노트에 층 두께와 트레이스 폭에 대한 허용 오차를 명시해야 합니다. 아래 예시는 제작소에 허용 가능한 오차로서 어떻게 명시될 수 있는지 보여줍니다. 빨간색 상자는 제작소에 처음 제공될 때 디자인에 구현된 명목 임피던스 목표를 정의합니다. 파란색 상자는 트레이스 폭과 층 두께에 대한 허용 오차를 명시합니다

These two fabrication notes allow the fabricator to adjust the trace or layer geometry so that an impedance target can be hit within the tolerance specified in Note 18.A.

이 두 제작 노트는 제작자가 노트 18.A에 명시된 허용 오차 내에서 임피던스 목표를 달성할 수 있도록 트레이스 또는 층 기하학을 조정할 수 있게 합니다.

이렇게 함으로써, 제작소에서 사용하는 재료의 유전 상수가 설계에 사용한 것과 다를 수 있다는 사실을 고려하게 됩니다. 그들이 요구되는 유전 상수를 항상 맞출 수는 없기 때문에, 임피던스가 노트 18.A에 정의된 사양을 벗어나는 주요 차이를 보상하기 위해 트레이스를 조정해야 할 것입니다.

PCB 설계 문서를 컴파일하고 제조 파일 패키지를 생산에 보낼 준비가 되었을 때, Draftsman 패키지에 포함된 Altium Designer®의 자동화된 도면 도구를 사용하세요. 제작 데이터를 제조업체에 릴리스할 준비가 되면, Altium 365™ 플랫폼을 통해 설계를 쉽게 공유하고 협업할 수 있습니다. 고급 전자 제품을 설계하고 생산하는 데 필요한 모든 것이 하나의 소프트웨어 패키지에 있습니다.

어떤 솔더 마스크 확장 값을 사용해야 할까요?

솔더 스톱 마스크 레이어는 PCB를 마감하고 표면층의 구리 위에 보호 필름을 제공합니다. 솔더 마스크는 표면층의 착륙 패드에서 물러나야 하므로 구성 요소를 장착하고 납땜할 수 있는 표면이 있어야 합니다. 상단 레이어의 패드에서 솔더 마스크를 제거하면 패드의 가장자리 주변에 일정 거리를 확장하여 구성 요소에 대한 NSMD 또는 SMD 패드를 생성합니다.

조립 결함을 방지하고 납땜을 위한 충분한 영역이 있도록 솔더 스톱 마스크 확장을 얼마나 멀리 끌어당겨야 할까요? 점점 더 작은 구성 요소와 높은 밀도의 레이아웃이 일반적이 되면서, 솔더 마스크 확장은 표면층에 남아 있는 작은 솔더 마스크 조각을 생성할 수 있습니다. 어느 시점에서, 허용되는 최소 솔더 마스크 조각과 필요한 솔더 마스크 확장은 경쟁 설계 규칙이 됩니다; 두 규칙을 동시에 만족시키지 못할 수도 있습니다.

솔더 마스크 확장과 조각의 균형 맞추기

퍼리미터 패드 크기 대 미스레지스트레이션 허용 오차

이것이 양의 솔더 스톱 마스크 확장을 적용하는 주된 이유로, 이는 비솔더 마스크 정의(NSMD) 패드를 생성합니다. 이에 대한 정당화는 구리 에칭 공정과 관련이 있는데, 구리 에칭은 습식 화학 공정으로, 사실상 솔더 마스크 적용보다 더 높은 정밀도를 가집니다. 따라서 전체 패드 영역이 항상 노출되도록 보장하기 위해, 패드 주변에 충분히 큰 솔더 마스크 확장을 적용합니다.

솔더 저항 적용 공정의 낮은 정밀도는 미스레지스트레이션을 생성할 수 있는데, 여기서 솔더 스톱 마스크가 PCB 레이아웃에서 정의된 위치와 완벽하게 일치하지 않습니다. 그러나, 솔더 마스크 확장이 충분히 크다면, 미스레지스트레이션을 보상하고 패드가 여전히 솔더 마스크를 통해 완전히 보일 수 있습니다. 제가 본 솔더 마스크 확장 권장 사항 중 가장 작은 것은 패드의 모든 면에 3밀이며, 이는 대략 2밀의 미스레지스트레이션을 보상할 수 있습니다.

This pad has a small amount of solder stop mask misregistration.

이 패드는 소량의 솔더 스톱 마스크 미스레지스트레이션이 있습니다.

패드가 이미 충분히 큰 경우는 어떨까요? 이 경우에는 더 작은 솔더 마스크 확장 값을 사용하는 것이 타당할 수 있습니다. 이 경우에는, 더 큰 패드와 함께 더 작은 확장을 사용하면, 어느 정도의 미등록이 있더라도 여전히 충분히 큰 노출된 패드 영역을 확보할 수 있습니다. 어떤 경우든, 인접한 패드/비아 사이에 솔더 댐이 필요한지도 고려해야 합니다.

 

최소 솔더 댐 크기

최소 솔더 저항 슬리버 크기는 주어진 리드 피치에 적용할 수 있는 솔더 스톱 마스크 확장 개구부를 제한할 것입니다. 리드 피치가 충분히 크다면, 솔더 댐 한계에 걸리지 않고도 큰 솔더 마스크 확장을 항상 적용할 수 있습니다. 리드 피치가 작아지거나, 구성 요소가 서로 가까이 포장될 때, 최소 솔더 마스크 슬리버 크기를 위반할 수 있습니다. 이 경우, 미등록을 보상하는 것을 선호하는지 아니면 항상 어느 정도의 솔더 댐이 있도록 하는 것을 선호하는지 결정해야 합니다. 미세 피치 구성 요소에서는 나는 후자를 선호합니다.

These locations will violate mode fabricator limitations on minimum solder dam size.

이 위치들은 최소 솔더 댐 크기에 대한 제조업체의 제한을 위반할 것입니다. 다른 구성 요소의 패드 사이에 약간의 추가 공간을 적용함으로써 조립 결함을 방지할 수 있습니다.

솔더 스톱 마스크 웹이 PCB 기판의 표면에 붙기 위해서는 최소한 약 3밀(mils)이 되어야 하므로, 패드 간격이 20밀 이상일 때는 패드 주변에 최소한의 솔더 마스크 확장을 적용할 수 있습니다. 내부 리드(예: BGA 풋프린트의 내부 볼)를 보고 있다면, SMD 패드를 사용하고 패드와 비아 사이에 작은 댐을 배치하는 것이 적절합니다.

제조업체에 결정을 맡겨야 할까요?

밀도 요구 사항을 충족시키기 위해 0밀 또는 1밀 확장을 적용하는 일괄적인 설계 규칙을 설정한다면, 제조업체가 추가 확장 값을 적용할 수 있습니다. 이렇게 할 경우, 그들이 이에 대해 알려주지 않을 수 있으므로, 제조업체가 솔더 스톱 마스크 스텐실과 표면층의 패드 사이의 미스레지스트레이션을 극복하기 위해 이를 적용할 수 있다고 예상해야 합니다.

대부분의 프로젝트에서 마스크를 0밀로 설정하는 것을 선호하는 두 가지 이유가 있습니다:

제작/조립 업체 선호 세트를 가지고 있어야 하는 이유를 설명해야 하는 두 번째 포인트입니다. 그리고 그들의 공정을 이해해야 합니다. 저희 회사는 저희가 독점적으로 사용하는 여러 제조 파트너가 있으며, 이는 저희 고객 프로젝트의 저·중량량에 해당합니다. 우리는 그들이 기대하는 것과 초기 DFM/DFA 검토 후 받을 수 있는 피드백을 알고 있습니다.

제작자에게 의도를 정말로 전달하고 싶다면, 제작 도면에 의도를 명확히 하세요. 제작 도면에 주석을 추가하여 제작자가 일정 범위 내에서 (아마도 +/- 3 mils) 솔더 저항 개구부를 수정할 수 있음을 명시하세요. 다른 옵션은 솔더 마스크 확장에 특정 허용 오차를 두고, 그 다음 최소 슬리버 폭을 지정하는 것입니다. 단, 허용 오차가 너무 타이트하면 보드를 다시 보낼 수 있으니, 이때는 허용 오차 요구 사항을 완화해야 할 수도 있습니다.

Note 10 in these fabrication notes specify what level of solder mask expansion

이 제작 노트의 10번 항목에서는 이 설계에서 허용할 수 있는 솔더 마스크 확장 수준을 명시하고 있습니다. 이 경우, 저는 솔더 마스크 개구부가 패드 크기와 일치하기를 선호한다고 지정했습니다.

조립 문제를 방지하기 위해 필요한 최소 솔더 마스크 확장과 슬리버를 결정한 후에는 Altium Designer®의 CAD 도구를 사용하여 랜드 패턴과 풋프린트를 정의할 수 있습니다. 여러분과 여러분의 팀은 Altium 365™ 플랫폼을 통해 고급 전자 설계 작업에 효율적으로 협업하며 생산적으로 일할 수 있습니다. 고급 전자 제품을 설계하고 생산하는 데 필요한 모든 것을 하나의 소프트웨어 패키지에서 찾을 수 있습니다.

인쇄된 것인가, 구성 요소인가? PCB 테스트 포인트에 대한 모든 것

전자 어셈블리의 테스트 포인트는 구성 요소에 접근하고 기능을 검증하기 위한 중요한 측정을 할 수 있는 위치를 제공합니다. 테스트 포인트를 사용해 본 적이 없거나 PCB 레이아웃에서 테스트 포인트가 필요한지 확실하지 않다면, 테스트 포인트 사용에 대한 옵션을 보려면 계속 읽어보세요.

PCB 테스트 포인트는 구성 요소와 인쇄 요소로서

매우 간단하게, PCB 테스트 포인트는 설계에서 의도적으로 배치된 인쇄 요소로서, 베어 패드나 내부 트레이스/플레인에 연결된 비아로 구성될 수 있습니다. 이러한 테스트 포인트는 전기 테스트, 예를 들어 기본 전기(연속성) 테스트, 인-서킷 테스트, 또는 픽스처가 없는 플라잉 프로브 테스트 동안 테스트 픽스처로 접근할 수 있습니다. PCB 레이아웃에서 패드나 기타 픽스처로 테스트 포인트를 의도적으로 배치하지 않더라도, 특정 도체를 테스트 포인트로 정의할 수 있습니다.

모든 설계에 테스트 포인트가 필요한가요? 반드시 그런 것은 아닙니다; 프로토타입의 경우, 수동으로 기능 테스트를 수행하는 시간을 들이는 것이 더 낫습니다. 그렇게 하면 실패를 더 쉽게 식별할 수 있습니다. 작업 중인 보드와 기기를 직접 볼 수 있고 만질 수 있으므로, 테스트 중 문제를 식별하기가 훨씬 쉬울 것입니다. 규모를 확장하는 경우라면, 테스트 요구 사항을 철저히 평가한 후, 제조업체와 함께 인-서킷 또는 기능 테스트를 위해 테스트 포인트를 배치하는 것이 최선입니다. 이렇게 하면 기본 기능 테스트를 생산 라인에서 자동화할 수 있습니다.

테스트 포인트가 무엇인지에 대해 말하자면, 이들은 보드의 구성 요소, 패드, 비아 또는 기타 인쇄된 요소로 배치될 수 있습니다. 테스트 포인트는 또한 제작이나 조립 중에 접근하기 위해 설계 소프트웨어에서 태그될 수도 있습니다. 이제 PCB 레이아웃에서 사용할 수 있는 테스트 포인트 옵션 몇 가지를 살펴보겠습니다.

 

테스트 포인트 패드와 비아

하나의 방법은 인터커넥트를 따라 또는 버스의 어딘가에 테스트 포인트로 패드를 의도적으로 배치하는 것입니다. 이를 비아로 배치하여 내부 레이어에 쉽게 접근할 수도 있습니다. 이들은 트레이스를 따라(직렬로) 또는 작은 스터브로 옆으로 배치될 수 있습니다. 저속 디지털 및 저주파 아날로그의 경우(임피던스가 제어되더라도 신호 무결성 문제가 되지 않습니다. 고속/고주파 신호에 대한 더 전문화된 테스트는 각 포트에서 제어되고 일치된 임피던스를 가진 특정 테스트 구조가 필요할 것입니다; 모든 인터커넥트에 테스트 포인트를 배치하기 전에 이 점을 염두에 두십시오.

It’s common to place an array of test points around a large processor so that important nets (PWR, GND, configuration, etc.) can be accessed during testing.

중요한 네트(PWR, GND, 구성 등)를 테스트 중에 접근할 수 있도록 큰 프로세서 주변에 테스트 포인트 배열을 배치하는 것이 일반적입니다.

테스트 포인트 구성 요소

일부 회사들은 PCB에 직접 장착할 수 있는 테스트 포인트 구성 요소를 제조 및 판매합니다. 아래에 표시된 Keystone의 예가 있습니다. 이 구성 요소는 회로도에서 2단자 구성 요소로 정의되며 다른 관통 구멍 구성 요소처럼 레이아웃에 배치됩니다. SMD 구성 요소도 사용할 수 있습니다.

Example test point (Keystone 5001)

테스트 포인트 예시 (Keystone 5001)

이 구성 요소들은 파형의 측정을 위해 프로브를 연결하는 데 매우 유용합니다. 이들은 단 하나의 연결 지점만을 가지고 있다는 점에 유의하세요. 이 테스트 포인트를 대상 인터커넥트와 직렬로 연결했다면, 대상 인터커넥트에서 전압 파형을 측정하기 위해 이 구성 요소를 사용할 수 있습니다(예: 오실로스코프 사용 시). 낮은 주파수(1GHz 이하)와 상승 시간(10-20ns 이상)에서는, 주파수가 충분히 낮다면 테스트 포인트 임피던스나 반사에 대해 걱정할 필요 없이 프로브와의 직접 연결을 통해 측정을 할 수 있습니다. 이는 모터 드라이브, 저주파 아날로그, 느린 디지털 버스(I2C나 SPI 등), 또는 기능 테스트 중에 MCU의 GPIO와 같은 중요한 파형에 접근하기에 좋은 구성 요소를 만듭니다.

혼합 및 매치

일반적으로, 여러분의 필요에 따라 다양한 유형의 테스트 포인트를 혼합하여 사용할 수 있습니다. 최선의 방법은 기능 테스트 중에 인터커넥트나 파형에 접근해야 할 경우 보드에 테스트 포인트 구성 요소나 특정 테스트 고정 장치를 배치하는 것입니다. 그렇지 않으면, 인-서킷 테스트, 플라잉 프로브 테스트 또는 연속성 테스트의 경우, 보드의 특정 지점에 접촉하기 위해 패드나 비아를 배치해야 합니다. 특정 패드나 고정 장치로 배치되지 않은 테스트 포인트는 일반적으로 특정 비아, 구성 요소 패드, 전원/GND 연결 또는 제작된 PCB 상의 다른 노출된 도체에 정의됩니다.

Test point components can be placed on the same board as test points for fab or assembly.

테스트 포인트 구성 요소는 제작이나 조립을 위한 테스트 포인트와 같은 보드에 배치될 수 있습니다.

더 전문화된 테스트

여기서 보여준 것은 제작/조립 중 회로 내 테스트와 프로브를 사용하여 파형이나 레벨을 살펴보는 PCB 테스트를 위한 것입니다. 고도로 정확한 임피던스 측정이나 충격 응답 측정과 같이 더 전문화된 것을 위해서는, 단순한 PCB 테스트포인트와 단순한 도체 연결(기계적으로 고정되었거나 납땜된)은 기대하는 결과를 제공하지 않을 수 있습니다. PCB 테스트 포인트 접근을 신호 발생기나 분석기에 연결하기 위해 더 정교한 테스트 픽스처가 필요합니다. 하나의 예는 IEEE P370 표준에 명시된 2x-thru 디자인입니다.

특수한 인터커넥트가 고주파수 또는 고속 시스템에서 사용되도록 설계될 때, 전략은 인터커넥트와 그 커넥터를 보유하는 테스트 보드를 구축하는 것입니다. 제작자에게 제어된 임피던스를 지정하면, 특수한 인터커넥트 디자인(예: 도파관)을 테스트하지 않을 것입니다. 왜냐하면 그들은 귀하의 특정 인터커넥트를 가진 테스트 쿠폰을 가지고 있지 않기 때문입니다. 표준 전송선 유형은 괜찮지만, 더 전문화된 것은 귀하가 직접 테스트 쿠폰을 구축하거나, PCB 제작 업체에 테스트 쿠폰의 설계 파일을 제공하여 그들이 테스트할 수 있도록 해야 합니다.

10GHz 이하의 짧은 충격이나 주파수 스캔을 사용하는 일부 저임피던스 PDN 측정의 경우, PCB 테스트 포인트 패드에 접촉하는 테스트 프로브에 동축 연결을 사용하여 저임피던스 연결을 만들 수 있습니다. 네트워크 파라미터를 얻기 위해 주파수 도메인 측정을 수행하는 경우, 참조 선택과 관련된 오류 원인에 주의해야 합니다. 저는 이것을 전력 무결성과 관련하여 다루었으며, 저임피던스 S-파라미터 측정을 전문으로 하는 다른 전문가들도 마찬가지입니다.

PCB 테스트 포인트를 인쇄 요소, 프로브 연결 또는 전문 테스트 픽스처로 배치해야 할 때는 Altium Designer®의 완벽한 디자인 기능 세트를 사용하십시오. 완전한 테스트 포인트 관리 도구 세트와 Draftsman 유틸리티는 제품의 테스트 포인트 및 성능 요구 사항을 지정하는 데 도움이 될 수 있습니다. 디자인을 마치고 제조업체에 파일을 릴리스하려는 경우, Altium 365™ 플랫폼은 프로젝트를 협업하고 공유하기 쉽게 만들어 줍니다.

ALTIUM 소개

Altium LLC (ASX: ALU)는 캘리포니아주 샌디에이고에 본사를 둔 다국적 소프트웨어 기업으로, 3D PCB 설계 및 임베디드 시스템 개발을 위한 전자 설계 시스템에 중점을 두고 있습니다. Altium 제품은 세계적인 전자 설계 팀부터 기초 전자 설계 커뮤니티에 이르기까지 어디에서나 찾아볼 수 있습니다.

독특한 기술 범위를 통해 Altium은 조직과 설계 커뮤니티가 혁신하고, 협업하며, 연결된 제품을 창출할 수 있도록 지원하면서도 시간과 예산을 준수합니다. 제공되는 제품에는 Altium Designer®, Altium Vault®, CircuitStudio®, PCBWorks®, CircuitMaker®, Octopart®, Ciiva® 및 TASKING® 임베디드 소프트웨어 컴파일러 범위가 포함됩니다.

1985년에 설립된 Altium은 전 세계에 사무소를 두고 있으며, 미국 내 위치는 샌디에이고, 보스턴, 뉴욕 시티이고, 유럽 내 위치는 칼스루에, 아머스포르트, 키예프, 추크이며, 아시아 태평양 지역 내 위치는 상하이, 도쿄, 시드니입니다. 자세한 정보는 www.altium.com을 방문하세요. 또한 Facebook, TwitterYouTube를 통해 Altium을 팔로우하고 참여할 수 있습니다.
 

PDF 다운로드

작성자 정보

작성자 정보

Zachariah Peterson은 학계 및 업계에서 폭넓은 기술 분야 경력을 가지고 있으며, 지금은 전자 산업 회사에 연구, 설계 및 마케팅 서비스를 제공하고 있습니다. PCB 업계에서 일하기 전에는 포틀랜드 주립대학교(Portland State University )에서 학생들을 가르치고 랜덤 레이저 이론, 재료 및 안정성에 대한 연구를 수행했으며, 과학 연구에서는 나노 입자 레이저, 전자 및 광전자 반도체 장치, 환경 센서, 추계학 관련 주제를 다루었습니다. Zachariah의 연구는 10여 개의 동료 평가 저널 및 콘퍼런스 자료에 게재되었으며, Zachariah는 여러 회사를 위해 2천여 개의 PCB 설계 관련 기술 문서를 작성했습니다. Zachariah는 IEEE Photonics Society, IEEE Electronics Packaging Society, American Physical Society 및 PCEA(Printed Circuit Engineering Association)의 회원입니다. 이전에는 양자 전자 공학의 기술 표준을 연구하는 INCITS Quantum Computing Technical Advisory Committee에서 의결권이 있는 회원으로 활동했으며, 지금은 SPICE 급 회로 시뮬레이터를 사용하여 광자 신호를 나타내는 포트 인터페이스에 집중하고 있는 IEEE P3186 Working Group에서 활동하고 있습니다.

관련 자료

홈으로 돌아가기
Thank you, you are now subscribed to updates.