고속 표준은 계속해서 기준을 높이고 있습니다

팀은 예전에는 규정 준수를 다운스트림 단계의 이벤트처럼 관리하곤 했습니다. 하드웨어를 만들고, bring-up하고, 튜닝한 뒤, 마지막에 통과시키는 방식이었죠. 하지만 최신 고속 표준에서는 테스트 매트릭스가 너무 복잡해지고 마진은 너무 빡빡해져서, 이런 워크플로는 더 이상 버티기 어렵습니다. 모든 인터페이스는 케이블, 모드, 픽스처, 코너 케이스를 추가하며, 각각은 스택업, 인터커넥트, 클록, 필터링에 대한 선택과 다시 연결됩니다.

이 때문에 이제 SI, EMI, 그리고 규정 준수 계획은 아키텍처, 회로도 캡처, 스택업 정의 단계에 포함되어야 합니다. 이 글에서는 각 표준이 어디에서 가장 큰 압박을 가하고 있는지, 설계 워크플로에서 무엇이 달라지는지, 그리고 첫 번째 스핀에서 규정 준수를 통과하기 위해 어떤 부품 선택이 가장 중요한지를 다룹니다.

핵심 요약

• PCIe 7.0(128.0 GT/s), 800G~1.6T Ethernet, USB4, Wi-Fi 7은 전기적 마진을 압축하고 테스트 복잡도를 높이고 있습니다. 그 결과 신호 무결성, EMC, 규정 준수 계획을 아키텍처, 회로도 캡처, 스택업 정의 단계로 끌어올려야 합니다.
• 64~128 GT/s 및 224G급 SerDes에서는 레이아웃 단계의 수정으로 회복할 수 있는 마진이 훨씬 줄어듭니다. 소재, 커넥터 제품군, 토폴로지, 리타이머 전략은 이제 초기에 확정해야 하는 아키텍처 결정입니다. 
• 이제 BOM은 규정 준수 계획의 일부입니다. 어떤 라미네이트 제품군, 커넥터 시스템, 리타이머, 클록 소스, 필터링 방식을 선택하느냐가 첫 번째 스핀에서 통과할 수 있는지를 좌우하는 경우가 많습니다.

표준 현황 한눈에 보기

PCI Express

PCI-SIG는 2025년 6월 11일 PCIe 7.0의 제공 개시를 발표했으며, 128.0 GT/s와 PAM4를 지원합니다. 또한 PCI-SIG는 PCIe 8.0 경로 탐색 작업의 시작도 발표했습니다. 이 시기에 출시될 플랫폼을 설계하고 있다면, 지금 내리는 채널 아키텍처 결정이 준비 여부를 좌우하게 됩니다.

Ethernet

IEEE 802.3은 계속해서 800G 및 1.6T급 작업을 진전시키고 있으며, 802.3dj 태스크포스는 레인당 200G 전기 신호 전송을 목표로 2026년 말 완료를 추진하고 있습니다. 이 임계점은 신호 체인의 모든 고속 링크에 대한 인터커넥트 요구사항을 다시 정의하게 될 것입니다.

USB-C 및 USB4

USB-IF의 문서 라이브러리에는 계속 진화 중인 USB4 사양 업데이트와 규정 준수 관련 자료가 포함되어 있습니다. USB4CV Compliance Test Specification은 2025년 10월에 업데이트되었고, USB4 Electrical Compliance Test Specification은 2026년 2월에 뒤이어 개정되었습니다. 실험실 테스트 절차는 이 문서들을 밀접하게 따르므로, 팀은 개정 날짜를 주시하고 테스트 계획을 조기에 맞춰야 합니다.

Wi-Fi 7

IEEE Std 802.11be는 2025년 7월 22일에 발행되었고, Wi-Fi Alliance는 2024년 1월 8일 Wi-Fi CERTIFIED 7을 도입했습니다. 채택은 빠르게 진행되고 있으며, 320 MHz 채널과 선택적 4096-QAM이 수반하는 RF 품질 및 공존성 요구는 조기 계획의 실질적인 이점을 크게 만듭니다.

다중 레벨 신호 방식이 워크플로를 바꾸는 이유

인터페이스가 PAM4와 더 높은 차수의 변조 방식을 채택하면서 전압 및 타이밍 여유는 줄어듭니다. 그 결과 손실, 불연속, 등화 목표를 결정하는 선택들이 아키텍처 결정이 됩니다. 

• PCIe 6.0 및 이후 세대는 PAM4를 사용하며, 이는 심볼 레벨 간 전압 간격을 좁히고 누화, 반사, 결정론적 지터에 대한 민감도를 높입니다.
• USB4의 신호 전송 및 등화 요구는 점점 더 채널 제한적이 되고 있으며, 동시에 Type-C의 기구적 현실은 커넥터와 케이블의 변동성을 더합니다. 
• 차세대 Ethernet 로드맵은 224G급 전기 레인과 연결되어 있으며, 여기서는 인터커넥트 손실과 측정 한계가 매우 빡빡해 픽스처 품질과 디임베딩이 통과를 좌우하는 요소가 됩니다. 
• Wi-Fi 7은 선택적으로 4096-QAM과 320 MHz 채널을 지원하며, 이는 최대 처리량을 높일 수 있는 동시에 소형 제품에서 더 엄격한 RF 품질 요구와 공존성 리스크를 유발합니다. 

채널 무결성은 이제 시스템 요구사항입니다

이제 고속 설계의 성공은 명시적인 채널 예산에 달려 있습니다. 소재, 라우팅, 인터커넥트, 능동 등화 전반에 걸쳐 손실, 불연속 개수, 누화 헤드룸을 배분해야 합니다. 이 예산이 명확하고 공식적으로 규정되지 않으면, 팀은 그 격차를 뒤늦게 발견하게 되고 모든 수정 비용이 커집니다.

스택업, 소재, 그리고 구리 표면 거칠기

손실은 대개 재설계를 강제하는 첫 번째 제약입니다. 더 높은 신호 속도에서는 유전체 손실과 도체 손실이 마진을 빠르게 소모하므로, 등화가 보상할 수 있는 여지가 줄어듭니다. 그래서 라미네이트 선택은 배치가 끝난 뒤가 아니라 아키텍처 및 스택업 정의 단계에 포함되어야 합니다.

우선 목표 도달 거리와 삽입 손실 예산을 정의한 다음, 비아, 커넥터, 패키지를 포함해 감당 가능한 불연속 개수를 추정해야 합니다. 그다음 양산 기준에서 그 예산에 맞는 라미네이트 제품군과 동박 프로파일을 선택합니다. 더 매끄러운 구리는 고주파에서 도체 손실을 줄여주며, “튜닝 가능한 상태”와 “취약한 상태”를 가르는 차이가 될 수 있습니다.

커넥터와 케이블은 이제 단순 인터커넥트가 아니라 채널 아키텍처입니다

고밀도 시스템에서는 인터커넥트 선택이 곧 가장 중요한 채널 결정이 될 수 있습니다.

보드-투-보드 메자닌 커넥터, flyover 시스템, 그리고 칩 근접 인터커넥트 아키텍처는 최고 성능 링크에서 기존 PCB 라우팅으로 확보할 수 있는 헤드룸이 부족해지는 지점을 대신하고 있습니다. 이러한 선택은 기구, 열, 정비성, 공급망 측면의 영향을 수반하므로 아키텍처 체크리스트에 포함되어야 합니다.

리타이머와 리드라이버는 사전 계획 대상이 됩니다

오늘날 최고 속도의 직렬 전송률에서는 먼저 링크가 수동 마진만으로 동작하는지, 아날로그 보조가 필요한지, 아니면 완전한 리타이밍이 필요한지를 결정해야 합니다.

리드라이버는 채널이 수동 마진 범위 안에 있지만 등화 보조가 필요하고 지연 예산이 빡빡할 때 도달 거리를 늘려줍니다. 하지만 더 깨끗한 기본 채널과 더 엄격한 반사 제어를 전제로 합니다.

리타이머는 거리, 커넥터 수, 폼팩터 때문에 링크 예산이 늘어났을 때 도달 거리를 확보하는 수단입니다. 대신 전력, 지연, 복잡성, 인증 작업이 추가됩니다. 리타이머 배치와 전력 계획을 아키텍처 단계에서 결정하고, 그 계획에 맞춰 라우팅과 검증을 진행해야 합니다.

측정 계획도 설계의 일부입니다

레이아웃 전에 측정 계획을 정의하고, 이를 설계 입력으로 워크플로에 포함해야 합니다. IEEE 370은 인터커넥트 특성화와 디임베딩 실무를 위한 일반적인 기준으로, 측정 결과와 시뮬레이션 결과를 정렬하는 데 도움을 줍니다. 업스트림 측정 계획에는 일반적으로 다음이 포함됩니다:

• 신뢰할 수 있는 S-파라미터 소스와 수용 기준
• 구축하거나 구매할 픽스처를 포함한 픽스처 전략
• 프로브 런치 방식과 대역폭 목표
• 디임베딩 방법과 기준 평면
• 시뮬레이션-벤치 상관 목표와 통과 기준

규정 준수 계획은 이제 더 큰 논의입니다

인터페이스가 진화함에 따라 테스트 매트릭스는 더 많은 데이터 속도, 케이블 유형, 채널 조건, 동작 모드 조합으로 확장됩니다. Wi-Fi 7 장치의 경우 테스트 매트릭스에는 멀티링크 동작, puncturing 동작, 채널 폭 옵션, 선택적 4096-QAM이 포함될 수 있으며, 이 모든 요소는 제품 내부의 안테나 배치 및 공존성과 상호작용합니다. 

방사 요구사항은 또 다른 층위를 더합니다. FCC Part 15와 CISPR 32는 여전히 많은 시장과 제품 범주에서 기본 규제 프레임워크이며, 리턴 전류, 인클로저 공진, 케이블링, 필터링을 제어하는 설계 선택은 초기 제약조건으로 보아야 합니다. 

재스핀을 막는 업스트림 채널 무결성 체크리스트

마진이 사라지기 전에 채널 아키텍처를 확정하기 위해 다음 여섯 가지 프리레이아웃 게이트를 활용하십시오. 각각은 레이아웃 이후에는 변경 비용이 매우 커지거나, 아예 변경이 불가능해지는 결정과 연결됩니다.

• 채널 예산을 조기에 정의하십시오. 도달 거리, 손실, 누화, 커넥터, 마진.
• SI를 포함해 스택업과 소재를 확정하십시오. 나중에 검증할 때와 동일한 가정을 사용하십시오.
• 커넥터와 케이블 제품군을 채널 구성요소로 선택하십시오. 모델링 지원과 실제 조달 리스크를 확인하십시오.    
• 리타이머를 아키텍처의 일부로 둘지 결정하십시오. 전력, 면적, 열 헤드룸을 처음부터 예산에 반영하십시오.
•  측정 계획을 조기에 문서화하십시오. 하드웨어를 만들기 전에 픽스처, 디임베딩, 상관 목표, 명확한 통과 기준을 정하십시오.
• 규정 준수 목표를 설계 제약조건에 매핑하십시오. 방사, 내성 기대치, 지역별 요구사항은 인클로저, 접지, 케이블 결정을 좌우합니다. 

더 자세한 체크리스트는 What to Spec for Channel Integrity: Practical Checklists for High-Speed Links를 참조하십시오.

추천 제품

다음은 위에서 설명한 주제를 잘 보여주는 다섯 가지 제품으로, RF 공존성, 커넥터 손실, flyover 도달 거리, 리타이머 전략을 아우릅니다.

1. Intel Wi-Fi 7 BE200(클라이언트 모듈). 6 GHz, 320 MHz 채널, 4096-QAM 모드를 지원하므로 Wi-Fi 7이 요구하는 RF 품질 및 공존성 계획을 검토하기에 좋은 사례입니다. 
2. Molex Mirror Mezz Family(커넥터). Mirror Mezz와 Mirror Mezz Pro는 최대 112 Gbps NRZ를 지원하며, Mirror Mezz Enhanced는 최대 224 Gbps까지 지원합니다. 
3. Samtec Si-Fly HD(224 Gbps PAM4 flyover 시스템). 224 Gbps PAM4에서 PCB 트레이스 손실을 우회하도록 설계된 flyover 케이블 어셈블리입니다. 
4. Amphenol Mini Cool Edge IO(flyover 커넥터 시스템). 커넥터와 케이블 선택 자체가 채널이 되는 고속 내부 케이블 아키텍처를 겨냥합니다. 
5. Astera Labs Aries PCIe/CXL Smart DSP Retimers. 다중 커넥터 채널 전반에서 도달 거리를 확장하고 고밀도 플랫폼에서 마진을 추가합니다. 

부품을 조사할 때는 레이아웃 전에 각 부품의 라이프사이클 상태, 승인된 대체품, 패키징 제약, 현재 가용성을 확인하십시오. 시간 절약과 후반 단계의 돌발 변수 감소를 위해, 전자 부품 및 파트 데이터 분야의 업계 선도 검색 플랫폼인 Octopart를 활용하십시오.

앞으로의 전망

차세대 PCIe 스위치와 진화하는 Ethernet 표준은 인터커넥트 및 검증 제약이 앞으로 어디로 향하는지를 보여줍니다.

• Microchip의 Switchtec Gen 6 PCIe 팬아웃 스위치. Microchip은 2025년 10월 3nm PCIe Gen 6 스위치 제품군을 발표했으며, 여기에는 평가 도구와 키트도 포함되어 있어 더 폭넓은 플랫폼 채택에 앞서 일반적으로 나타나는 선행 단계로 볼 수 있습니다. 
• 802.3dj 및 PCIe 8.0 방향 탐색. 802.3dj 태스크포스는 레인당 200G Ethernet을 목표로 추진하고 있으며, 업계 생태계는 PCIe 7.0 이후까지도 계획하고 있습니다. 이는 모두 인터커넥트 요구사항이 어디로 향하고 있는지를 보여주며, 채널 아키텍처를 더 이른 단계에서 확정해야 한다는 압박을 가속화합니다.

표준이 계속해서 기준을 높여갈수록, 안정적으로 제품을 출시하는 팀은 레이아웃 릴리스 시점에 미해결 질문이 가장 적은 팀입니다. 첫 패스에서 규격 적합성을 달성하는 가장 빠른 길은 체계적인 채널 버짓 수립, 초기 모델링, 현실적인 측정 계획, 그리고 물리적 특성에 부합하는 BOM입니다.

Octopart의 무료 BOM Tool은 수명 주기 상태를 확인하고, 대체 부품을 비교하며, 채널에 중요한 부품의 가용성을 한곳에서 검증할 수 있는 훌륭한 리소스입니다.