채널 대역폭: 고속 PCB 연결부를 정확하게 검증하는 방법

반도체 제조업체와 비전문가들이 고속 PCB 설계 지침을 언급할 때 항상 신호 무결성을 분석하기 위한 상승 시간 사용에 대해 이야기합니다. 신호 상승 시간은 EMI, 크로스토크, 지연 조정 허용 오차와 같은 것들을 결정하기 때문에 중요합니다. 설계가 기가비트 당 초 데이터 속도 이상으로 운영되는 경우, 상승 시간은 일반적으로 지연 조정으로 끝나며, 다른 모든 신호 무결성 요소는 주파수 도메인에서 분석됩니다.

전문 디자이너들은 간단한 척도인 대역폭 측면에서 생각합니다. 대역폭이 언급될 때마다 초보 디자이너들은 즉시 신호 대역폭의 척도로 무릎 주파수를 들고 나옵니다. 이것은 완전히 잘못된 것입니다. 물리적 전송선에 의해 감쇠된 후에도 모든 디지털 신호는 무한한 대역폭을 가집니다.

그러나 멀티-Gbps 속도에서 설계할 때 관련 대역폭은 채널 대역폭입니다. 즉, 이는 전송선이 최소한의 감쇠나 반사로 신호를 강하게 전송할 수 있는 주파수 범위입니다. S-매개변수에서 대역폭이 어떻게 결정되는지에 대한 기본적인 이해는 1 Gbps를 넘어서 작업하고자 하는 누구에게나 필수적입니다.

대역폭을 정량화하는 방법

대역폭은 주파수 범위 측정에서 결정될 수 있습니다. 모든 디지털 인터페이스에는 대역폭 요구 사항이 있으며, 이는 송신기와 수신기를 연결하는 물리적 채널이 특정 범위의 주파수(직류(DC)부터 어떤 최대 주파수까지) 내에서 일정량의 대역폭을 허용해야 함을 의미합니다. 다른 방식으로 표현하면, 대역폭 사양은 다음과 같이 설명될 수 있습니다:

• 물리적 채널은 직류(DC)부터 어떤 최대 주파수까지의 주파수 범위 내에서 너무 많은 전력을 흡수하거나 반사해서는 안 됩니다.

물리적 채널(즉, 전송선)이 충분한 대역폭을 제공하는지 확인할 수 있는 방법은 S-파라미터 플롯을 보는 것입니다. 전달 함수나 T-파라미터와 같은 다른 파라미터 플롯을 사용할 수도 있지만, 가장 일반적인 방법은 S-파라미터의 사용입니다.

아래에 표시된 차동 블라인드 비아 쌍의 반환 손실 플롯을 고려해 보십시오. 이는 약 70 GHz에서 -10 dB 한계에 도달합니다. 우리는 이 채널(임피던스가 100 옴으로 맞춰진 차동 쌍에 연결된 블라인드 비아)이 70 GHz의 대역폭을 가지고 있다고 말할 수 있습니다.

고속 PCB 설계

고속 설계 문제에 대한 간단한 솔루션

솔루션 살펴보기

S-파라미터 플롯이나 전달 함수 플롯을 볼 때, 채널의 최대 대역폭을 결정하는 일관된 정의를 가지고 있어야 합니다. S-파라미터 플롯의 경우, 사실상의 대역폭 한계는 반환 손실이 -10 dB에 도달하는 가장 낮은 주파수입니다. 위의 예제 플롯에서, 해당 전송선은 반환 손실 스펙트럼을 기반으로 23 GHz의 대역폭을 제공할 수 있을 것입니다.

이것은 보편적인 표준이 아니며, 다른 인터페이스는 신호를 전송하는 데 사용되는 전송선에 대해 다른 요구 사항을 가질 수 있음을 주목해야 합니다. 예를 들어, 802.3 작업 그룹의 224G PAM-4 신호에 대한 일부 연구에서는 대역폭 한계가 -10 dB 반환 손실이 아닌 -15 dB 반환 손실에서 정의됩니다.

채널 대역폭은 데이터 속도와 어떤 관계가 있나요?

우리가 일반적으로 디지털 인터페이스를 데이터 전송률만을 기준으로 고속으로 분류하지 않는 것은 사실이지만, 채널 대역폭은 두 구성 요소 간에 전송할 수 있는 데이터 전송률과 관련이 있습니다. 채널이 전송할 수 있는 최대 데이터 전송률은 나이퀴스트 속도 공식에 의해 채널의 대역폭과 관련이 있습니다. 이 공식은 ADC에 적용될 때와 같은 의미를 가지지 않으며, 물리적 채널을 통한 디지털 데이터의 통신을 논의할 때 다른 의미를 가집니다.

대역폭과 데이터 전송률 사이의 관계는 각 클록 사이클 동안 인터페이스가 사용할 수 있는 논리 레벨의 수에 기반합니다. 이 공식은 다음과 같습니다:  

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Explore Solutions

이 공식에서는 상승 시간이 무한히 빠르고 대역폭이 대역폭 한계 주파수에서 하드 컷오프로 정의된다고 가정합니다. 이론적으로, 이는 디지털 데이터의 신호 무결성을 반환 손실 플롯만 사용하여 예측할 수 있음을 의미하지만, 실제로는 그렇지 않습니다. 손실이 주파수의 함수이며 전파 동안 신호를 서서히 저하시키기 때문에, 전송선의 수신단에서 신호의 행동을 검토해야 합니다.

이것이 우리가 수신기에서 신호를 시각화하기 위해 아이 다이어그램을 사용하는 이유입니다. 아이 다이어그램의 각 논리 레벨에서의 에지 속도와 노이즈는 비트 오류율(BER)을 결정할 것입니다. 비트 오류율이 충분히 낮은 한, 채널은 인터페이스가 올바르게 기능하기 위해 대역폭 전체에 걸쳐 충분한 신호 전력을 전송하고 있다고 간주될 수 있습니다.

우리는 신호 대역폭에 대해 신경 써야 할까요?

그 대답은 예이기도 하고 아니기도 합니다. 신호 대역폭은 기술적으로 무한하므로, 무엇을 하든지간에 디지털 I/O는 항상 무한대로 확장되는 주파수를 소싱하려고 합니다. 신호가 채널을 통해 전파될 때, 그 전력은 높은 주파수에서 더 큰 감쇠로 손실됩니다. 채널에서 나와 수신기와 상호 작용하는 것은 여전히 무한한 대역폭을 가진 신호이지만, 유전 손실, 구리 손실, 방사 손실로 인해 고주파 내용이 감소합니다.

그렇다면 이제 신호가 송신기에서 시작하여 수신기에 도달하기까지의 전체 단계 목록을 살펴보겠습니다.

쉽고 강력하고 모던한 서비스

세계에서 가장 신뢰할 수 있는 PCB 설계 시스템

자세히 알아보기

1. 신호는 출력 핀을 통해 물리적 채널로 떨어지고 전압이 상승합니다. 이 시점에서 상승 시간은 가능한 한 가장 빠릅니다.
2. 신호가 전송선을 따라 이동하기 시작합니다. 이동하는 동안 고주파에서의 전력은 감쇠되어, 에지 속도가 감소합니다.
3. 신호가 수신기에 도달하면, 수신기의 대역폭을 초과하는 일부 전력이 반사됩니다. 신호는 수신기 입력과 상호작용하며 최종 전압까지 상승합니다.

손실로 인해 신호의 고주파 내용이 줄어들면서, 전파 도중 에지 속도가 느려집니다.에지 속도 저하의 극단적인 예에 대해 이 관련 기사를 읽어보세요.

우리가 상승 시간으로 고속 PCB를 항상 정의하고, 무릎 주파수 공식과 같은 과도하게 일반화된 공식들 때문에, 채널에서 신호 대역폭을 사용하여 무언가를 설계해야 한다는 인식이 생깁니다. 가장 흔한 예는 신호 상승 시간을 사용하여 중요 길이를 계산하는 것인데, 이는 무의미한 연습이며 트레이스 임피던스를 계산하지 않는 핑계에 불과합니다. 문제는 매우 간단합니다: 긴 전송선에서, 신호의 상승 시간은 신호가 수신기의 입력 핀에 도달하지 않았기 때문에 수신기의 무릎 주파수와 관련이 없습니다! 따라서, 상승 시간과 무릎 주파수와 같은 개념은 Gbps 이상의 채널을 가진 고속 PCB를 설계할 때 어떤 역할도 해서는 안 됩니다.

상승 시간 - 그것은 무엇을 위한 것인가?

전혀 아무것도 아닙니다!

물론 농담입니다… 상승 시간은 신호 무결성과 EMI/EMC의 일부 측면을 추정하거나 이해하는 데 중요한 도구입니다. 여기에는 다음이 포함됩니다:

• 크로스토크의 크기 추정
• TDR 측정의 공간 및 임피던스 해상도 이해
• 시험 부하 용량 사양 이해 
• EMI의 원인 식별
• 신호를 정확하게 측정하기 위해 필요한 최소 스코프 대역폭 예측

위 목록은 상승 시간이 신호 무결성과 측정에 미치는 영향만을 명시한 것이며, 실제 설계 작업은 아닙니다. 실제로, 고속 PCB의 전송선을 설계하는 데 실제로 신호 상승 시간을 직접 사용해야 하는 상황은 놀랍게도 매우 드뭅니다. 이것은 두 가지 경우로 줄어듭니다:

• 차동 쌍의 시간 지연 매칭
• 임피던스 사양이 없는 버스의 직렬 또는 병렬 임피던스 매칭

첫 번째 경우는 매우 간단하며 주어진 테스트 부하 용량에 대한 데이터시트에서 얻을 수 있는 상승 시간의 추정치만 필요합니다. 두 번째 경우는 빠른 GPIO, SPI/QSPI/PPI 또는 일부 특수 로직과 같은 매우 소수의 상황에만 적용됩니다. 이는 전적으로 중요 길이 분석에 기반합니다.

핵심 요약

요약하자면, 신호와 관련하여 "상승 시간" 대역폭에 대한 대부분의 논의는 디지털 신호의 무한 대역폭이 아닌, 단계 함수에 의해 구동되는 무언가의 응답을 논의하는 경우가 많습니다. 고속 설계자에게 여기서의 핵심은 매우 간단합니다: 전송선의 설계를 평가하기 위해 채널 대역폭이라는 개념을 사용하기 때문에, 채널 대역폭 전체에서 신호 무결성을 검증해야 합니다. 상승 시간의 사용은 이 중요한 접근 방식을 가능하게 하지 않습니다.

이는 상승 시간을 기반으로 한 시뮬레이션이 유용하지 않다는 것을 의미하는 것이 아니라, 단지 채널 동작의 전체 그림을 포착하지 못한다는 것을 의미합니다. 위에서 언급한 아이 다이어그램이 있지만, 상승 시간 기반 시뮬레이션이 유용한 두 가지 다른 중요한 경우가 있습니다:  

• 시간 영역 반사계측(TDR) 시뮬레이션
• 시간 영역에서 모델 인과성 평가

다른 기사에서 인과관계에 대해 논의했습니다. 향후 기사에서는 고속 PCB 설계 및 신호 무결성의 일부로 TDR 추적을 이해하고 사용하는 방법을 살펴볼 것입니다.

지금 당장은, 설계자들에게 간단한 조언을 하고자 합니다: 임피던스 매칭의 필요성을 이해하는 도구로서 상승 시간 개념은 몇몇 빠른 단일 종단 인터페이스에서만 적용됩니다. 임피던스 제어 차동 쌍을 포함하는 다른 모든 경우는 지연 조정/길이 매칭을 이해하기 위해 상승 시간 개념을 전혀 사용하지 않습니다. 이러한 더 빠른 직렬 차동 채널의 경우, 항상 목표 임피던스에 맞춰 설계하고 대역폭을 가이드 메트릭으로 사용하여 채널을 자격을 부여하는 방법을 이해하십시오.

신뢰할 수 있는 전력 전자 제품이나 고급 디지털 시스템을 구축해야 할 경우, Altium Designer^®의 완벽한 PCB 설계 기능 세트와 세계적 수준의 CAD 도구를 사용하십시오. 오늘날의 교차 분야 환경에서 협업을 구현하기 위해, 혁신적인 기업들은 Altium 365™ 플랫폼을 사용하여 설계 데이터를 쉽게 공유하고 프로젝트를 제조 단계로 진행하고 있습니다.

Altium Designer와 Altium 365에서 가능한 것의 표면만 긁어냈습니다. 오늘 Altium Designer + Altium 365의 무료 체험을 시작하세요.