고속 PCB 설계 검토: 항상 물어봐야 할 신호 무결성 질문들

PCB 설계 검토는 기본 회로부터 제조 가능성에 이르기까지 설계의 많은 부분을 포함합니다. 고속 디지털 시스템의 경우, 설계 검토는 표준 제조 가능성 검토에서 일반적으로 다루지 않는 영역에 더 구체적으로 초점을 맞춰야 합니다. 고속 PCB 설계의 신호 무결성을 완전히 검토하기 위해 필요한 도구와 과정은 설계에 존재하는 정확한 인터페이스에 따라 다르지만, 몇 가지 경험칙과 기본 계산을 비교하는 것은 더 간단한 신호 무결성 문제를 피하는 데 도움이 될 수 있습니다.

스택업을 구축할 수 있나요?

임피던스 제어가 필요한 고속 설계는 스택업이 설계자나 제조업체에 의해 완전히 지정될 때만 올바르게 기능합니다. 제조업체는 표준 PCB 스택업을 제공할 수 있지만, 모든 제조업체 표준 스택업이 고속 PCB에 적합한 것은 아닙니다. 이는 다양한 요인 때문인데, 가장 흔한 요인은 임피던스 제어가 필요한 설계에서 요구되는 유전체 두께와 트레이스 폭 값입니다. 많은 디지털 설계가 미세 피치 BGA를 포함한 BGA의 사용을 요구하기 때문에, 표준 스택업은 이러한 구성 요소로 라우팅하는 데 필요한 비아를 지원하지 않을 수도 있습니다.

이는 디자이너로서 PCB 스택업의 설계를 직접 관리해야 함을 의미합니다. 그리고 고속 디지털 시스템의 설계 검토 과정에서, 지정한 스택업을 제작할 수 있는지 제작소에 확인해야 합니다. 이것이 시장에서 상용으로 제공되는 재료들에 익숙해져야 하는 이유이며, 스택업 설계에 이러한 재료들을 지정하고 제작소로부터 PCB 스택업을 제작할 수 있다는 빠른 확인을 받을 수 있습니다.

임피던스 계산이 정확한가요?

이 질문은 스택업 구성에 따라 달라지므로, 이전 질문에 대한 답변 후에 해야 합니다. 먼저 스택업 구성을 확인하기 위해, 스택업 테이블이 포함된 제작 도면을 만들고, 제조업체의 검증 후 스택업과 PCB 레이아웃에서 트레이스 폭과 여유 공간을 확인하세요.

스택업 구성이 확인되면, 트레이스 임피던스를 결정하고 PCB 레이아웃의 데이터와 설계를 비교하는 데 사용할 수 있는 여러 계산기가 있습니다.

• 디자이너는 이러한 링크된 페이지에 위치한 계산기 링크를 사용할 수 있습니다:
  • 마이크로스트립 임피던스 계산기
  • 스트립라인 임피던스 계산기
  • 차동 마이크로스트립 임피던스 계산기
  • 차동 스트립라인 임피던스 계산기
• Altium 사용자는 Layer Stack Manager
• 에서 임피던스 계산기를 사용할 수 있습니다. Polar Instruments의 SI9000과 같은 외부 유틸리티를 사용할 수 있습니다
• . 더 고급 시뮬레이터와 필드 솔버는 S-파라미터를 제공할 수 있습니다
• . 이러한 옵션 중 어느 것도 작동하지 않는 경우, 다양한 온라인 계산기를 사용할 수 있습니다

. 차동 쌍의 트레이스 폭 값과 간격을 사용하여 이러한 추가 계산기 옵션 중 하나로 임피던스의 추정치를 얻어야 합니다. 그런 다음 설계에서 임피던스 제어 네트의 모든 것을 다시 확인해야 합니다

. Altium과 같은 네이티브 PCB 파일을 보고 있다면, 선택하고 넷 클래스의 모든 트레이스의 폭/간격을 수동으로 확인할 수 있는 넷 클래스가 있을 가능성이 높습니다. 제조 출력을 검토하는 경우, CAM 뷰어가 트레이스 폭 값을 제공하거나, 담당 PCB 설계자에게 데이터를 요청할 수 있습니다

. 타이밍 요구 사항

디지털 시스템은 설계에 포함된 구성 요소와 회로에 따라 다양한 타이밍 요구 사항을 포함할 수 있습니다. 과거에는 시스템 클록 라우팅이 낮은 주파수에서 이루어졌으며 모든 인터페이스와 동기화되지 않아 시스템 수준에서의 타이밍 요구 사항을 매우 어렵게 만들었습니다. 오늘날, 고속 인터페이스는 내장 클록 또는 소스 동기 클록을 사용하여 타이밍 요구 사항을 시스템 수준에서 인터페이스 수준으로 이동시킵니다.

인터페이스 기능을 결정하기 위해, 병렬 인터페이스, 소스 동기 클록 인터페이스, 내장 클록이 있는 혼합 인터페이스에 대한 기본 검토를 수행해야 합니다:

위에서 볼 수 있듯이, 차동 및 단일 종단 인터페이스 모두에 대한 타이밍 요구 사항을 검증해야 하며, 설계에 적용된 지연 조정을 확인해야 합니다.

도체 간격

도체 간 간격은 제조 가능성 검토 항목이자 고속 PCB 설계 검토 항목입니다. 고속 PCB에서 우리는 주로 두 가지 영역에 관심을 가집니다:

• 단일 엔드 트레이스와 차동 페어 사이의 간격
• 신호 레이어에 존재하는 경우 인근 동일 평면 구리 푸어(copper pour)까지의 간격

주된 이유는 도체 간 큰 간격이 크로스토크를 제어하는 가장 쉬운 방법이기 때문에 크로스토크를 최소화하도록 보장하는 것입니다.

크로스토크를 최소화하기 위한 올바른 트레이스 간 간격을 결정하는 것은 시뮬레이션 사용을 포함하며, PCB 설계 소프트웨어에서 MoM/BEM 방법을 사용하여 수행할 수 있는 기본 시뮬레이션을 포함합니다. 예를 들어, Altium Designer의 Signal Integrity 도구를 사용하여 특정 상승 시간에 대한 크로스토크의 기본 추정치를 얻을 수 있습니다. 수신기의 노이즈 마진과 여러 레이어에서 시뮬레이션을 비교한 후, 고속 네트워크 간의 간격에 대한 좋은 초기 추정치를 식별할 수 있습니다.

3.3V 논리가 피해 트레이스에서 크로스토크를 생성하는 간단한 예는 아래에 나와 있으며, 이는 Altium Designer(현재 Altium Develop의 일부)의 신호 무결성 도구로 계산되었습니다. 이상적인 트레이스 간격 값으로 수렴하는 과정은 다른 기사에서 논의될 것입니다.

두 트레이스 사이의 크로스토크를 결정하는 방법을 모르거나 이러한 계산을 수행할 수 있는 계산기 애플리케이션이 없는 경우, 고속 네트워크 간에 3W 간격 요구 사항을 설정할 수 있습니다. 이는 UHDI PCB의 매우 얇은 레이어를 포함하여 대부분의 설계에 충분히 큰 간격입니다.

최종 검토를 위해 시뮬레이션은 도움이 될 수 있습니다

제조 가능성 검토와 BOM 검토는 고속 PCB 설계에서도 항상 좋은 생각입니다. 그러나 신호 무결성 문제와 관련하여, 이러한 다른 검토는 위의 영역과 관련된 신호 무결성을 검증하기에 충분하지 않습니다. 대신, 위의 영역을 검증할 수 있도록 설계를 신속하게 시뮬레이션 애플리케이션으로 이전할 방법이 필요합니다.

• Ansys CoDesigner는 SIwave, HFSS 등에서 설계 시뮬레이션을 위해
• Keysight의 SI Analyzer는 타이밍과 임피던스 시각화를 위해
• 채널 준수를 검토하기 위해 Simbeor에서 사용할 ODB++ 내보내기

마지막으로, 간단한 DRC 검사는 고속 PCB 레이아웃을 포함한 모든 종류의 PCB 설계에 영향을 미치는 표준 제조 문제와 제약 조건 위반을 식별할 수 있습니다. 제조업체의 능력과 제작 제한을 철저히 파악했다면, 이러한 사항들을 PCB 설계 규칙에 통합하고 PCB 레이아웃이 완료되었을 때 종합적인 검사를 수행할 수 있습니다.

신뢰할 수 있는 전력 전자 제품이나 고급 디지털 시스템을 구축해야 할 필요가 있든, Altium Develop은 모든 분야를 하나의 협력적인 힘으로 결합합니다. 사일로에서 자유롭고, 한계에서 자유롭습니다. 엔지니어, 디자이너, 혁신가가 하나로서 제약 없이 창조할 수 있는 곳입니다.오늘 Altium Develop을 경험해보세요!