Altium Designer에서 제작된 보드를 위한 임피던스 제어 라우팅

Zachariah Peterson
|  작성 날짜: 이월 8, 2019  |  업데이트 날짜: 사월 2, 2024
Altium Designer에서 제작된 보드를 위한 임피던스 제어 라우팅

컴퓨팅 요구 사항과 응용 프로그램은 이전보다 더 빠른 속도로 데이터를 처리해야 합니다. 통신 대역이 가득 차기 시작하고 새로운 구성 요소가 시장에 출시됨에 따라, PCB는 더 높은 데이터 속도와 주파수에서 작동해야 할 필요가 있습니다. 100G 이상의 빠른 이더넷과 같은 네트워킹 및 데이터 센터 응용 프로그램뿐만 아니라 5G 및 6G와 같은 고급 무선 프로토콜도 mmWave 영역을 넘어 계속 작동할 것입니다.

이러한 사실은 크로스토크, EMI, 링잉, 임피던스 제어와 같은 신호 무결성 문제가 고급 PCB 설계에서 점점 더 중요해지고 있음을 의미합니다. 분석 도구는 설계 단계에서 PCB의 신호 무결성 문제를 식별하고 이를 보상하는 데 도움이 되는 통찰력을 제공할 수 있어야 합니다. 아무도 제조업체로부터 완성된 보드를 받아 테스트했을 때 비트 오류율이 매우 높다는 것을 발검하는 것을 원하지 않습니다. 이것이 시뮬레이션 도구가 중요해지는 지점입니다. 제품이 시장에 출시되기 전에 신호 무결성 문제의 원인을 찾을 수 있게 해주기 때문입니다.

Altium Designer®의 설계 환경에는 이제 정확한 임피던스 제어, 기생 추출 및 전파 지연 계산을 위해 레이어 스택 관리자와 통합되는 고급 3D 필드 솔버가 포함되어 있습니다. 고급 최적화 방법에서 임피던스 공식을 사용하는 방법을 잘 모르는 경우, 이 통합 설계 도구를 사용하여 임피던스 제어에 필요한 트레이스 기하학을 결정할 수 있습니다. Altium Designer의 규칙 기반 설계 워크플로우에서 이 기능이 어떻게 작동하는지와 통합된 3D 필드 솔버 유틸리티를 최대한 활용하는 방법을 알아보겠습니다.

임피던스 계산: 공식 대 필드 솔버

저손실 라미네이트에서 고속 데이터 전송 채널과 같은 광대역 신호를 사용하는 고급 설계에서 유전체의 분산은 고속 PCB 설계에서 어려움의 한 원인입니다. 표준 기하학에 대한 임피던스 공식은 임피던스 제어 라우팅에 필요한 트레이스 폭을 결정하기 위한 훌륭한 출발점을 제공할 수 있습니다. 가장 정확한 방정식은 등각 사상으로 유도되며 주어진 임피던스에 대한 트레이스 폭을 추출하기 위해 수치 기법이 필요합니다.

이러한 방정식을 사용하는 문제는 광대역 신호를 라우팅하기 위해 사용할 최적의 트레이스 폭을 결정하기 어렵게 만든다는 것입니다. 임피던스 방정식에 분산을 포함시킬 수 있지만, 그러면 추출되는 트레이스 폭이 주파수의 함수가 되어, 목표 임피던스에서 벗어나지 않도록 최적의 트레이스를 결정하는 복잡한 최적화 문제를 형성합니다. 이러한 이유로 대부분의 PCB 설계 도구는 트레이스 폭을 계산하기 위해 대표적인 주파수(보통은 나이퀴스트 주파수)를 선택하도록 강제합니다. 이러한 다른 설계 도구와 온라인 계산기는 임피던스를 계산할 때 손실 탄젠트, 스킨 효과 손실, 그리고 부하 용량을 포함하지 않을 수 있습니다.

고속 신호를 위한 전송선 설계 시 발생하는 다른 문제들, 예를 들어 구리 거칠기 등을 추가하십시오. 목표 임피던스와 일치하는 완벽한 트레이스 폭을 결정하는 더 나은 방법은 광대역 분산, 구리 거칠기, 그리고 스킨 효과 손실을 포함하는 통합 필드 솔버를 사용하는 것입니다. 그러면 귀하의 인터랙티브 라우터는 정의된 임피던스 값을 갖도록 적절한 폭의 트레이스를 배치하게 됩니다.

임피던스 계산 설정

Altium Designer에서 임피던스 제어 라우팅은 Simberian의 통합 필드 솔버를 사용합니다. 이는 회로도가 완성된 후, 보드를 레이아웃하기 전에 시작됩니다. PCB 스택업을 설계할 때 이 기능을 설정하고 싶을 것입니다. 빈 PcbDoc 파일을 생성한 후, “Design” 메뉴로 가서 “Layer Stack Manager”를 클릭합니다. 스택업을 생성을 마친 후, 다양한 레이어 쌍에 대한 임피던스 계산을 시작할 수 있습니다. 다양한 레이어 쌍에 필요한 임피던스 값을 얻으려면, Layer Stack Manager 창 하단에 있는 임피던스 탭을 클릭해야 합니다.

임피던스 프로파일 생성

여기서, 스택업의 다양한 레이어 쌍에 대해 단일 종단 임피던스 및 차동 임피던스 프로파일을 생성할 수 있습니다. 임피던스 프로파일을 통해 지정된 임피던스를 설정하고, 도구는 원하는 값으로 임피던스를 설정하는 트레이스 폭을 반환합니다. 차동 신호의 경우, 차동 프로파일을 생성하고 차동 쌍 사이의 트레이스 간격을 지정할 수 있으며, 임피던스 프로파일러는 필요한 트레이스 폭을 반환합니다. 또한 원하는 값으로 간격을 조정할 수 있으며, 임피던스 프로파일러는 반응하여 트레이스 폭을 조정합니다.

Screenshot of the impedance formula editor Altium

Altium Designer에서 10층 PCB에 대한 임피던스 프로파일러 도구 사용.

단일 종단 및 차동 임피던스 결합

고속 차동 신호 표준에서는 종종 차동 임피던스를 특정 값으로 설정하면서 동시에 쌍을 이루는 각 트레이스의 단일 종단 임피던스를 자체 값으로 설정해야 할 필요가 있습니다(이더넷이 한 예입니다). 이를 수행하기 위해 관련 신호에 대해 단일 종단 프로파일 하나와 차동 프로파일 하나, 총 두 개의 임피던스 프로파일을 생성할 수 있습니다. 이 과정은 다음과 같이 진행됩니다:

  1. 단일 종단 임피던스 프로파일을 생성하여 단일 종단 네트에서 임피던스 제어를 위한 필요한 폭을 결정합니다.
  2. 차동 임피던스 프로파일을 생성하고 원하는 임피던스 및 허용 오차 값을 설정합니다.
  3. 단일 종단 프로파일에서 결정한 폭을 동일한 레이어의 차동 프로파일로 복사합니다.
  4. 차동 임피던스가 원하는 값에 도달할 때까지 간격을 수동으로 조정합니다.

아래 이미지는 차동 프로파일에 대한 차동 임피던스와 단일 종단 임피던스가 각각 85 옴과 50 옴으로 일치하는 임피던스 제어 유형을 보여줍니다.

Single-ended and differential impedance controlled routing in Altium Designer

Altium Designer에서 단일 종단 및 차동 임피던스 제어 라우팅 프로파일을 정의합니다.

이제 관련 임피던스 프로파일이 정의되었으므로, 제어된 임피던스 라우팅을 위한 설계 규칙으로 활성화할 시간입니다.

임피던스 제어를 위한 설계 규칙 사용

단일 종단 네트

다음에 정의할 설계 규칙은 필요한 임피던스를 유지하기 위해 필요한 폭을 지정할 것입니다. 설계 규칙을 구성하기 시작하려면 “PCB 규칙 및 제약 조건 편집기”를 엽니다. “설계” 메뉴를 클릭한 다음 “규칙” 옵션을 클릭합니다. 편집기의 왼쪽 목록을 보면 “라우팅” 항목이 있습니다. 라우팅 -> 폭 옵션으로 들어갑니다. 아래 이미지에서 단일 종단 임피던스 프로필이 활성화되어 있습니다(프로필 이름은 S50이며), 이는 라우터가 임피던스 프로필에 정의된 폭으로 트레이스를 배치하도록 강제합니다.

Screenshot of PCB Rules and Constraints Editor in Altium

Altium Designer에서 임피던스 제어 라우팅 설정하기.

이 대화 상자에는 두 가지 중요한 점이 있습니다. 첫째, 특정 신호 레이어나 특정 신호 네트에 대한 트레이스에 임피던스 제어를 적용할 수 있습니다. 여기서는 "NetR_BIAS_1"에 적용되었는데, 이는 단일 종단 네트입니다(대화 상자 상단 근처에서 선택됨). 둘째, "모든 네트" 옵션을 선택하여 모든 레이어의 모든 네트에 대한 임피던스 프로필을 일괄적인 설계 규칙으로 적용할 수도 있습니다. 이 옵션을 넷 클래스에 적용하면 단일 클래스의 여러 네트에 자동으로 규칙이 적용됩니다.

대화 상자 하단의 표에서 임피던스 프로필에서 활성화된 레이어를 확인할 수 있습니다. 여기서, 규칙은 라우팅 중에 TopLayer와 BottomLayer에만 적용됩니다. 다른 신호 레이어를 활성화하려면 Layer Stack Manager로 돌아가서 임피던스 탭을 엽니다. 여기서 이 디자인 규칙을 적용하고자 하는 다른 레이어를 활성화할 수 있습니다.

차동 쌍

차동 임피던스 프로필을 적용하려면 PCB 규칙 및 제약 조건 편집기에서 라우팅 -> 차동 쌍 라우팅 옵션으로 이동합니다. 여기서 레이어 스택 관리자에서 구성한 차동 임피던스 프로필을 활성화할 수 있습니다. 이 경우, 차동 쌍에 대해 인터랙티브 라우터를 사용할 때, 라우터는 임피던스 프로필에서 정의한 필요한 트레이스 폭과 간격을 적용할 것입니다.

아래에는 PCB 규칙 및 제약 조건 편집기에서 차동 임피던스 프로필이 적용되어 차동 쌍 클래스의 모든 쌍의 임피던스를 90 옴으로 설정한 이미지가 표시됩니다.

For a differential pair, the available layers, the Preferred Width and the Preferred Gap are controlled by the selected profile.

단일 종단 넷이나 넷 클래스에 적용할 수 있는 규칙처럼, 위에서 보여진 것처럼 특정 차동 쌍이나 차동 쌍 클래스에 대해서도 차동 임피던스 제어 라우팅을 적용할 수 있습니다. 이 규칙이 적용될 특정 넷이나 클래스를 PCB 규칙 및 제약 조건 대화 상자 상단에서 선택할 수 있습니다. 또한 단일 종단 넷에 대해 수행된 것처럼, 차동 임피던스 제어 규칙이 적용될 특정 레이어를 활성화할 수도 있습니다.

라우팅 시작하기

이제 레이어 스택이 완성되고 설계 규칙을 통해 임피던스 제어가 활성화되었으므로 PCB 레이아웃에서 라우팅을 시작할 수 있습니다. 인터랙티브 라우터를 사용할 때, 라우팅하는 동안 화면 하단의 상태 표시줄에 "[Width From: Rule Preferred]"가 나타나는 것을 볼 수 있습니다. 귀하의 트레이스는 사전 정의된 폭(그리고 차동 쌍의 경우 정의된 간격)으로 보드에 표시됩니다.

Screenshot of mid-routing in Altium Designer

임피던스 제어는 라우팅할 때 자동으로 귀하의 트레이스 폭을 정의합니다

임피던스 제어 네트(단일 종단 및 차동 모두)에서 라우팅 도구를 사용할 때, 라우팅 도구는 자동으로 디자인 규칙에서 설정한 너비를 우선시합니다. 너비를 수동으로 조정할 필요가 없습니다. 그러나 다른 너비를 적용하고 싶다면, 레이어별로 대체 우선 순위 제약을 정의하거나 특정 네트에 대한 영역 기반 제약을 정의하는 등 여러 옵션이 있습니다. 이를 통해 PCB의 다른 영역에서 너비 제약을 변경할 수 있으며, 이는 대화형 라우터에 의해 자동으로 적용됩니다.

마지막으로, PCB에서 임피던스 제어 라우팅은 적절한 트레이스 너비를 결정하기 위해 신호 무결성 시뮬레이션을 실행하지 않는 한 정확하지 않습니다. 이러한 측면 중 일부는 Altium Designer에서 검토할 수 있지만, 다른 일부는 외부 소프트웨어 애플리케이션을 필요로 합니다. 고려할 수 있는 중요한 신호 무결성 지표는 다음과 같습니다:

  • TDR 반사 파형
  • 단일 비트 응답 파형
  • S-파라미터 (S11 및 S21)
  • 고속 직렬 데이터 전송률을 위한 아이 다이어그램
  • 모드 변환 (차동 쌍용)

Altium Designer에서는 인터커넥트의 수신단에서 큰 임피던스 불일치를 반사 파형을 보면서 검토할 수 있습니다. 이는 위에서 언급한 단일 비트 응답 파형입니다. 이를 통해 링잉과 HIGH 논리 상태의 전압 임계값 범위의 상/하한을 넘어서는 가능성을 식별할 수 있습니다. 이를 올바르게 수행하려면 신호 핀의 인터페이스를 정확하게 설명해야 하며, 이는 핀의 논리 패밀리에 대한 지식이나 IBIS 모델의 사용을 요구합니다. 일부 제조업체는 Altium Designer의 신호 무결성 분석 기능과 같은 시간 영역 신호 무결성 분석기에서 다운로드 및 사용할 수 있는 IBIS 모델을 제공합니다.

Altium Designer의 규칙 기반 설계 엔진은 임피던스 제어 라우팅 스킴을 쉽게 구현할 수 있게 합니다. 신호 무결성 문제가 있는 기존 설계가 있다면, 신호 무결성 시뮬레이터는 가능한 종료 스킴을 반복하여 결과를 보여주고, 귀하의 트레이스를 종료하기 위한 올바른 스킴을 선택할 수 있게 해줍니다.

오늘 Altium 전문가와 대화하여 Altium Designer의 라우팅 및 신호 무결성 도구에 대해 자세히 알아보세요.

작성자 정보

작성자 정보

Zachariah Peterson은 학계 및 업계에서 폭넓은 기술 분야 경력을 가지고 있으며, 지금은 전자 산업 회사에 연구, 설계 및 마케팅 서비스를 제공하고 있습니다. PCB 업계에서 일하기 전에는 포틀랜드 주립대학교(Portland State University )에서 학생들을 가르치고 랜덤 레이저 이론, 재료 및 안정성에 대한 연구를 수행했으며, 과학 연구에서는 나노 입자 레이저, 전자 및 광전자 반도체 장치, 환경 센서, 추계학 관련 주제를 다루었습니다. Zachariah의 연구는 10여 개의 동료 평가 저널 및 콘퍼런스 자료에 게재되었으며, Zachariah는 여러 회사를 위해 2천여 개의 PCB 설계 관련 기술 문서를 작성했습니다. Zachariah는 IEEE Photonics Society, IEEE Electronics Packaging Society, American Physical Society 및 PCEA(Printed Circuit Engineering Association)의 회원입니다. 이전에는 양자 전자 공학의 기술 표준을 연구하는 INCITS Quantum Computing Technical Advisory Committee에서 의결권이 있는 회원으로 활동했으며, 지금은 SPICE 급 회로 시뮬레이터를 사용하여 광자 신호를 나타내는 포트 인터페이스에 집중하고 있는 IEEE P3186 Working Group에서 활동하고 있습니다.

관련 자료

관련 기술 문서

홈으로 돌아가기
Thank you, you are now subscribed to updates.