진동, 클리핑 및 증폭기 안정성 분석에서의 링잉

오프 앰프는 많은 디지털 설계자들에게 증폭기 지식의 기초를 형성할 것이며, 전자 공학 수업에서 그 이후에 배울 내용이 많지 않을 수 있습니다. 제 친구는 한번 농담으로 "자격 시험을 통과하기 위해 RF와 아날로그 회로만 배우면 됐다"고 말했습니다. 이는 이해할 수 있는 일입니다; 누군가가 통신이나 시험 장비 개발에 종사하지 않았다면, 그들은 주로 저주파 아날로그나 디지털 시스템에서 작업했을 것이며, 고주파 증폭기 회로에 대한 많은 필요성을 느끼지 못했을 것입니다. 요즘에는 더 많은 시스템들이 고주파에서 아날로그 회로를 디지털과 함께 통합하고 있습니다(예: IIoT 제품의 무선), 이는 기판 내 증폭의 필요성을 만들어냅니다.

증폭기의 한 측면으로, 구성 요소 데이터시트에서 때때로 제대로 논의되지 않는 것은 증폭기의 출력에서 불안정성의 가능성입니다. 저는 이전 기사에서 기생 커패시턴스로 인한 의도치 않은 피드백으로 인한 RF 증폭기 불안정성의 가능성에 대해 논의했지만, 기생 요소가 주범이 아닐 수 있는 저주파에서도 불안정성이 발생할 수 있습니다. 이러한 불안정성이 무엇을 일으키는지와 간단한 증폭기 안정성 분석 계산을 사용하여 증폭기를 더 잘 이해하는 방법을 살펴봅시다.

증폭기 안정성 분석에서 주의해야 할 사항

증폭기 회로에서 발생하는 세 가지 주요 불안정성 효과는 다음과 같습니다:

• 클리핑: 음의 피드백으로 너무 높게 구동되거나, 양의 피드백이 지배적일 때, 증폭기는 포화 상태가 되어 클리핑될 수 있습니다. 이는 모든 증폭기 회로에서 내재된 비선형 행동과 피드백 때문입니다.
• 링잉: 이는 스텝 입력으로 증폭기를 구동할 때 나타나는 과도한 진동으로, 다시 말해 과감쇠 RLC 회로에서 발생할 것과 같은 출력 신호의 과도한 반응입니다.
• 진동: 이 효과는 말 그대로입니다: 출력이 일정한 주파수로 진동합니다. 이는 의도적인 경우(예: 멀티바이브레이터 회로에서) 또는 의도하지 않은 경우(극점 주변에서 주기적으로 구동될 때)에 발생할 수 있습니다.

위 그래프는 링잉과 클리핑의 예를 보여줍니다; 링잉과 진동은 진동이 감쇠 없이 발생할 수 있음을 나타내는 점에서 관련이 있습니다. 회로도 수준과 보드 수준에서 이러한 문제를 방지하기 위해 각 영역을 더 깊이 살펴보겠습니다.
링잉과 진동

링잉과 진동은 전자는 일시적인 효과이고 후자는 구동 효과이며, 둘 다 회로의 극에 의해 결정된다는 점에서 관련이 있습니다. 이러한 효과는 모두 용량성 부하를 구동하고 증폭기의 피드백 루프에서 일부 위상 변화가 발생할 때 발생합니다. 모든 집적 회로와 개별 부품은 일부 입력 용량(가장 가까운 접지면에 대한 기생적인 병렬 용량)을 가지고 있습니다. 이는 피드백 루프에서 일부 위상 지연을 생성합니다.

가장 간단한 모델에서, 부하 용량은 증폭기의 개방 루프 이득에 단일 극을 추가합니다(부하 입력 임피던스가 무한하고 증폭기 출력 인덕턴스가 0이 아님을 가정). 결과적으로, 음의 피드백 증폭기에서 실제 루프 이득은 주파수에 따라 달라지지만, 이득-대역폭 곱에 의해 주어진 단순한 관계를 더 이상 따르지 않습니다. 아래에 나타나 있습니다:

위의 회로는 비반전 출력으로 이득을 생성하지만, 이를 -1로 곱하여 반전 출력을 얻을 수 있습니다. 어느 경우든, 목표는 반전 입력과 비반전 입력이 완벽하게 위상이 반대가 되지 않도록 하는 것입니다. 그렇게 되면 입력들이 더해지게 됩니다. 데이터시트에서 위상 여유도 사양에 주의하세요. 이때 두 피드백 임피던스가 매우 중요해집니다. 위의 방정식을 사용하여 피드백 루프의 위상 변화를 특정 값으로 조정할 수 있습니다. 증폭기 출력에서 링잉을 방지하기 위해 피드백 루프를 수정하는 몇 가지 옵션은 다음과 같습니다:

• 출력에 직렬 저항을 추가하여 감쇠를 증가시킵니다 (루프 밖 보상)
• 피드백 위상 변화를 수정하기 위해 병렬 피드백 루프로 피드백 커패시터를 추가합니다 (루프 안 보상)
• 레일-투-레일 증폭기의 경우, 직렬 RC 회로로 진동을 접지로 쇄도시킵니다 (스너버 네트워크)

지속적인 진동은 비반전 입력으로의 의도하지 않은 결합으로 인해 충분히 높은 이득 값, 입력 신호 수준/주파수 및 용량성 결합 수준에서도 나타날 수 있습니다. 진동이 링잉이나 지속적인 진동으로 나타나는지 여부에 관계없이, 증폭기를 보상하는 데 필요한 정확한 해결책은 증폭기의 구성, 출력 임피던스 및 선형 전달 함수에 따라 달라집니다. 회로에 대한 SPICE 시뮬레이션을 실행할 때 회로도에서 올바른 증폭기 구성 요소 모델을 사용하십시오.

클리핑

클리핑은 포화된 출력을 생성하기 위해 긍정적인 피드백과 히스테리시스를 실제로 활용하는 비교기와 같은 것을 구축하는 경우가 아니면 일반적으로 바람직하지 않습니다. 클리핑의 경우, 신호 체인에 대해 멀티체인 증폭기를 설계하지 않는 한 회로 수준에서 할 수 있는 것이 없습니다. 그 경우, 연속 단계가 서로 포화되지 않도록 하십시오; 이것은 자체 기술 기사가 필요한 더 복잡한 주제입니다. 다른 옵션은 레일 전압을 올리고 공급에서 사용 가능한 전력을 증가시켜 정말로 그렇게 높은 출력 전압에 도달해야 하는 경우입니다.

극단적인 경우, 출력과 입력 사이에 강한 의도하지 않은 결합이 있을 때, 일부 클리핑이 발생할 수 있습니다. 이는 매우 높은 입력 전력에서 발생할 수 있으며, 예를 들어, RF 전력 증폭기에서 그리고 매우 높은 주파수에서 (예: mmWave 증폭기) 발생할 수 있습니다. 앞서 증폭기 안정성에 관한 기사에서 자세히 설명했듯이, 해결책은 PCB 위에 증폭기를 적절히 배치하여 기생 결합을 줄이는 것입니다. 이 주제에 대해서는 미래의 기사에서 더 자세히 논의할 예정입니다. 이것은 심층적인 주제입니다.

S-파라미터에서의 K-팩터

증폭기 안정성 분석에 대한 많은 응용 노트가 언급하지 않는 한 가지 요소가 있습니다: K-팩터로, 이는 John Rollett이 1962년 IEEE 논문에서 처음 제안한 선형 이포트의 안정성과 전력 이득 불변성에 기반합니다. 선형 영역에서 증폭기 회로의 S-파라미터를 계산할 수 있다면, 다음과 같은 K-팩터 정의를 사용하여 증폭기가 안정할지 즉시 확인할 수 있습니다:

요약하자면, 증폭기는 K > 1일 때 무조건 안정적입니다. 이 조건이 충족되지 않으면, 증폭기가 불안정할 수 있으며, 증폭기 설계가 정말로 불안정한지, 그리고 어떤 상황에서 불안정성이 발생하는지 결정하기 위해 더 많은 시뮬레이션을 수행해야 합니다. 회로 설계와 PCB 레이아웃에서 많은 경우처럼, 시스템이 불안정할 수 있지만, 불안정성이 너무 미미하여 눈에 띄지 않고 시스템 작동에 전혀 방해가 되지 않을 수 있습니다. 다른 경우에는, 위에서 설명한 대로 용량성 부하를 신중하게 보상하여 설계가 안정적인지 확인해야 합니다.

아날로그 보드의 증폭 단계를 설계하고 증폭기 안정성 분석을 위해 시뮬레이션을 사용해야 하는 경우, Altium Designer®의 회로 설계 및 레이아웃 도구는 진동을 방지하여 설계를 최적화하는 데 도움이 될 수 있습니다. 실제 구성 요소에 대한 시뮬레이션 모델을 가져오고, 드릴 테이블과 제작 문서를 정의하며, 제조를 위한 모든 기타 인도 자료를 준비할 수 있습니다.

디자인을 마치고 프로젝트를 공유하고 싶을 때, Altium 365™ 플랫폼은 다른 디자이너들과 협업하기 쉽게 만들어 줍니다. Altium Designer를 Altium 365에서 사용하여 할 수 있는 일들의 표면만 긁어본 것입니다. 보다 심층적인 기능 설명이나 제품 페이지에서 하나의 On-Demand 웨비나를 확인할 수 있습니다.