Analiza i modelowanie impedancji PDN: Od schematu do układu

Integralność zasilania wpływa na wiele aspektów wydajności w PCB, a zapewnienie integralności zasilania w projektach cyfrowych zaczyna się od zapewnienia, że układ PCB posiada niską impedancję sieci dostarczania energii (PDN). Istnieje kilka podstawowych aspektów impedancji PDN oraz kilka podstawowych kroków projektowych, które pomagają projektantowi osiągnąć stosunkowo niską impedancję PDN na płytce PCB. Bez niskiej impedancji, zakłócenia zasilania mogą powodować, że komponenty na płytce będą działać nieprawidłowo z powodu dużych wahań napięcia na szynie zasilającej, co może następnie propagować do sygnałów i pojawiać się jako jitter wzdłuż narastających lub opadających krawędzi.

Analiza PDN odbywa się w dwóch reżimach: dziedzinie czasu i dziedzinie częstotliwości. Jeśli można zbudować kilka dość dokładnych modeli dla impedancji PDN, można następnie porównać odpowiedzi przejściowe na PDN z limitami fluktuacji mocy w nowoczesnych komponentach. Analiza PDN odbywa się również w dziedzinie częstotliwości, co pozwoli projektantowi określić pasma sygnałów i poziomy mocy, które mogą być obsługiwane w systemie cyfrowym lub analogowym.

Dlaczego przeprowadzać analizę impedancji PDN?

Celem projektowania sieci dostarczania energii w PDN jest zapewnienie, aby energia DC i/lub AC mogła dotrzeć tam, gdzie jest potrzebna. Regulatory mocy mają niską impedancję wyjściową, dlatego chcielibyśmy stworzyć ścieżkę o niskiej impedancji, która może dostarczać energię do komponentów obciążenia w PDN, kiedykolwiek jest to potrzebne. Sposób dostarczania i rozpraszania mocy zależy od tego, czy patrzymy na systemy AC czy DC. Systemy cyfrowe wysokiej prędkości i systemy analogowe będą miały oba komponenty obecne w niektórych regionach systemu, więc musimy rozważyć integralność mocy z obu aspektów.

Analiza PDN DC

W systemach DC z komponentami rezystancyjnymi, dostarczanie mocy jest stosunkowo prostą koncepcją; moc jest tracona na obciążeniu w oparciu o oporność obciążenia. Z tego powodu analiza PDN DC zazwyczaj uwzględnia tylko rezystancyjną stratę mocy (spadek IR) w przewodach prowadzących do obciążeń na PCB. Wymaga to pewnych obliczeń gęstości prądu w płaszczyznach i szynach zasilających używanych do dystrybucji mocy, które następnie mogą być wizualizowane jako kolorowa mapa w układzie PCB.

Analiza DC PDN często jest ignorowana jako część projektowania systemów cyfrowych. Jednakże, jest ona nadal ważna, ponieważ nowoczesne systemy cyfrowe obsługujące duże układy scalone z wieloma szybkimi wejściami/wyjściami (takie jak FPGA) będą musiały pobierać duże porywy prądu w dowolnym momencie. Aby zapewnić dostawę energii bez zakłóceń, systemy cyfrowe polegają na analizie integralności mocy AC.

Analiza PDN AC

Dostarczanie części AC mocy jest bardziej skomplikowane i podatne na problemy z zakłóceniami. W przeszłości, przy komponentach TTL pracujących przy wysokich napięciach rdzenia (5 V logika nasycenia), można było ignorować wiele problemów z integralnością mocy, ponieważ marginesy szumów w obwodach logicznych tych komponentów były bardzo duże. Dzisiejsze komponenty cyfrowe zazwyczaj pracują przy niższych napięciach rdzenia 3V3 lub niższych, z mniejszymi marginesami szumów i wyższą liczbą IO.

Podsumowując, impedancja PDN AC wpłynie na następujące aspekty twoich obwodów:

• Szum na magistrali zasilającej. Wahania napięcia w PDN są tworzone przez prądy przejściowe w twojej płytce PCB, które wchodzą w interakcje z wysoką impedancją reaktywną przy pewnych częstotliwościach. Należy zauważyć, że ponieważ impedancja twojego PDN jest funkcją częstotliwości, wahania napięcia spowodowane przełączaniem będą również funkcją częstotliwości. Należy zauważyć, że te przejścia pojawiają się niezależnie od poziomu szumów przełączania na wyjściu z twojego regulatora napięcia.

• Tłumienie szumów w magistrali zasilającej. Ilość oporu i strat w laminacie dielektrycznym zadecyduje, czy tętnienia na magistrali zasilającej pojawią się jako dzwonienie (czyli niedotłumione oscylacje przejściowe) czy też będą nadmiernie tłumione. To jeden z problemów, który może wystąpić, jeśli nieprawidłowo dobierzesz rozmiar kondensatora sprzęgającego lub jeśli nie uwzględnisz częstotliwości własnej rezonansu kondensatora sprzęgającego w twojej sieci sprzęgającej.

• Wymagany poziom sprzęgania. Większość kondensatorów może być niewystarczająca do zapewnienia sprzęgania w PCB z szybką logiką ze względu na ich stosunkowo niskie częstotliwości rezonansu własnego (~100 MHz do ~1 GHz). Dlatego projektanci używają małych kondensatorów o wysokiej stałej dielektrycznej (np. 0201 MLCC) i pojemności międzypłytowej, aby zapewnić odpowiednie sprzęganie.

• Ścieżka powrotu prądu. Twój prąd powrotny będzie podążał ścieżką najmniejszego oporu (dla prądu stałego) lub najmniejszej reaktancji (dla prądu zmiennego). Impedancja w twojej sieci uziemienia będzie się różnić w przestrzeni, co zależy częściowo od parazytycznego sprzężenia między ścieżkami sygnałowymi a PDN. Aby stworzyć najściślejszą pętlę prądu powrotnego w PDN, najlepiej jest używać płaszczyzn, aby zapewnić minimalne rozprzestrzenianie indukcyjności oraz maksymalną pojemność płaszczyzny na całej długości PDN.

• Zaburzenia czasowe. Ponieważ sygnały mają skończony czas propagacji, impuls prądowy pobierany z kondensatorów odsprzęgających i regulatora potrzebuje pewnego czasu, aby dotrzeć do komponentu przełączającego. Gdy impulsowy wzrost prądu propaguje do IO, fluktuacje przejściowe będą zakłócać sygnał wyjściowy, efektywnie tworząc pewne zaburzenia w czasie narastania sygnału. Ogólnie, zaburzenia czasowe spowodowane szumem szyny zasilającej wzrastają wraz z intensywnością szumu i długością między regulatorem a komponentem. Na dużych płytach, RMS zaburzeń może osiągnąć rzędu nanosekund.

Te problemy można zmniejszyć, stosując do rozprowadzania mocy warstwy płaszczyzn, z płaszczyznami mocy i masą umieszczonymi obok siebie w stosie PCB oraz używając wielu płaszczyzn równolegle. Preferowane są laminaty o wysokim Dk z cechami stratnymi między warstwami płaszczyzn, takie jak materiały z wbudowaną pojemnością. Gdy pary płaszczyzn są włączone, ważne jest, aby zrozumieć, jak modelować i symulować efekty płaszczyzn i sieci odsprzęgających na integralność mocy oraz ogólną impedancję PDN.

Modele obwodów do analizy impedancji PDN

Możesz modelować widmo impedancji swojego PDN oraz jego odpowiedź przejściową bezpośrednio ze schematu, pod warunkiem, że uwzględnisz elementy pasożytnicze w swoim PDN. W poniższym modelu zauważysz kilka elementów obwodu, ale ten model zawiera tylko dwa rzeczywiste komponenty. Pierwszym jest twoje źródło zasilania/regulator, które ma pewną określoną impedancję wyjściową Z(out) i jest zwykle szeregiem RL. Drugim jest kondensator odsprzęgający, który ma idealną pojemność Cc1. Pozostałe elementy obwodu to elementy pasożytnicze. Wartości Rs i Ls mają na celu modelowanie wrodzonego oporu przewodnika i pasożytniczej indukcyjności płaszczyzny mocy, odpowiednio. Elementy Rp, Lp i Cp uwzględniają pasożytnicze sprzężenie między płaszczyznami mocy i masą (tj. międzypłaszczyznową pojemność).

Element Lp w płaszczyźnie może zostać wyeliminowany lub znacznie zredukowany poprzez prowadzenie wielu przelotek zasilania/masy do pary płaszczyzn. To jest właściwie to, co jest robione, aby dostarczyć połączenia zasilania i masy do komponentów o dużej liczbie pinów, takich jak duże BGA, które dostarczają wiele sygnałów o wysokiej prędkości. Dlatego wiele modeli impedancji PDN w SPICE zignoruje ten element.

Parazyty obudowy i układu scalonego

Miejmy nadzieję, że bystry projektant zauważył, że wkład impedancji obudowy i układu scalonego nie został uwzględniony w powyższej analizie, ponieważ są one wbudowane w obciążenie w PDN. Te również muszą być uwzględnione w PDN, ponieważ zawierają parazyty pojemnościowe i indukcyjne.

W symulacji PDN, takiej jak w SPICE, zwykle ignorujemy parazyty obudowy, ponieważ interesuje nas tylko napięcie, które dociera do końca każdej szyny w PDN. Jeśli chcemy zacząć łączyć napięcie szyny PDN z zachowaniem wyjścia, wtedy potrzebujemy modelu dla parazytów obudowy i rzeczywistych obwodów logicznych, które wymagają zasilania. Dla projektanta PCB, niewystarczająca pojemność układu scalonego jest pokonywana za pomocą kondensatora omijającego między pinami PWR i GND na obudowie. Pojemność można wybrać, najpierw patrząc na częstotliwości jakichkolwiek biegunów w PDN i celując w te z pasującymi kondensatorami SRF.

Cele analizy

Zanim przeanalizujesz ten model, musisz określić lub oszacować wartości różnych elementów w swoim modelu. Wartości kondensatorów sprzęgających są łatwe; wystarczy je pobrać z karty katalogowej wybranego kondensatora. Szacowanie pojemności międzywarstwowej jest również proste; wystarczy użyć stałej dielektrycznej dla twojego substratu, powierzchni nakładających się płaszczyzn uziemienia/zasilania oraz odległości między nimi w twoim układzie warstw, i znasz pojemność międzywarstwową Cp. Pozostałe wartości R można obliczyć, używając zamierzonych wymiarów ścieżek. Wartości L należy oszacować na podstawie przybliżonej indukcyjności pętli dla każdej części obwodu; te wartości są zazwyczaj rzędu pH do kilku nH.

Twoim celem w analizie tego modelu jest dwukrotny:

1. Określenie impedancji między zaciskami + i - po prawej stronie jako funkcji częstotliwości. Można to zrobić za pomocą prostego przeglądu częstotliwości.

2. Sprawdzenie, czy impedancja PDN jest mniejsza niż twoja docelowa impedancja. Jednym z prostych sposobów obliczenia docelowej impedancji jest użycie prądu, jaki układ scalony przełączający będzie pobierał do PDN oraz dozwolonego napięcia tętnień:

3. Zbadaj zachowanie przejściowe, dodając źródło prądu równolegle do wyjścia zasilania (umieść dodatni terminal przed Z(out)). Ustaw źródło prądu tak, aby dostarczało impuls w postaci funkcji delta z całkowitym ładunkiem Q pokazanym w poniższym równaniu, lub aby dostarczało prąd o stałej wartości. Pozwoli to efektywnie określić całkowitą pojemność potrzebną do dostarczenia impulsu prądu do przełączającego układu scalonego.

4. Sprawdź, czy najniższa częstotliwość rezonansu strukturalnego jest większa niż pasmo wymagane przez twoje przełączające układy scalone. Idea polega na zminimalizowaniu tętnień i EMI na jak najszerszym możliwym paśmie częstotliwości.

Zauważ, że punkt #3 ma na celu modelowanie odpowiedzi przejściowej spowodowanej przez przełączające układy scalone w dalszej części układu. Jeśli masz 10 układów scalonych, które będą przełączać się jednocześnie i wszystkie pobierają ten sam prąd przejściowy do PDN, wtedy twoja wielkość impulsu będzie 10 razy większa, a twoja docelowa impedancja musi być 10 razy mniejsza dla danego napięcia tętnień. Po zbadaniu tych trzech punktów, możesz przejść do interpretacji wyników i określić, jakie kroki projektowe możesz podjąć, aby stłumić fluktuacje mocy w twoim PDN.

Jak interpretować wyniki analizy impedancji twojego PDN

Symulacje SPICE w schemacie są pierwszym krokiem w analizie skuteczności PDN w PCB. Należy wyodrębnić i przeanalizować różne dane w każdej dziedzinie; punkty #1-#3 powyżej mogą być badane zarówno w schemacie, jak i w układzie PCB, ale punkt #4 może być dokładnie określony tylko w układzie PCB.

Wyniki SPICE z modeli obwodów

Odnośnie punktów #1 i #2 powyżej, możesz użyć SPICE, aby sprawdzić, czy impedancja PDN jest mniejsza niż docelowa impedancja na wszystkich częstotliwościach do pewnej maksymalnej szerokości pasma (dla sygnałów cyfrowych) lub w odpowiednim zakresie częstotliwości, którego będziesz używać (dla sygnałów analogowych). Jeśli tak jest, i masz obliczoną swoją impedancję na podstawie przypadku, gdy każde IO przełącza się jednocześnie, wtedy twój PDN ma większe szanse na działanie zgodnie z zamierzeniem bez żadnych wynikających problemów z integralnością sygnału.

Punkt #3 można zbadać, symulując odpowiedź przejściową w twojej sieci dystrybucji zasilania (PDN). Określone szczyty w widmie impedancji są biegunami w systemie LTI, i pojawią się jako niedotłumione oscylacje w wynikach analizy przejściowej. Jeśli odpowiedź przejściowa jest niedotłumiona, wtedy musisz doprowadzić tę oscylację do stanu krytycznie tłumionego/nadmiernie tłumionego, lub musisz ustawić te bieguny na niską impedancję za pomocą określonej wartości kondensatora. Wymaga to użycia większego kondensatora sprzęgającego lub użycia kondensatora o niższej efektywnej indukcyjności szeregowej. Twój kondensator sprzęgający powinien być dobrany tak, aby zapewnić impulsowy ładunek wymieniony powyżej, ale z pewnością możesz spróbować użyć większego kondensatora sprzęgającego, aby zmienić warunki dla najniższego rezonansu PDN, tak aby odpowiedź przejściowa była nadmiernie tłumiona lub niezauważalnie mała.

Oprócz kwestii doboru rozmiaru kondensatorów sprzęgających i problemów z rezonansem własnym, o których wspomniano powyżej, wyniki z punktu #3 powinny zilustrować, dlaczego pojemność międzywarstwowa jest wymieniona jako wymaganie do właściwego sprzęgania układów scalonych z logiką 1 ns lub szybszą. Oprócz używania bardzo dużych kondensatorów sprzęgających o bardzo wysokich częstotliwościach rezonansu własnego (dostępne na rynku), umieszczenie płaszczyzn masy i zasilania na sąsiednich warstwach historycznie było praktycznie jedynym sposobem na zapewnienie wymaganego poziomu sprzęgania w PDN. Należy zauważyć, że niezależnie od tego, czy zwiększasz pojemność międzywarstwową, czy pojemność sprzęgającą poprzez użycie wielu kondensatorów, sprawienie, aby ta pojemność była wystarczająco duża, spowoduje przeniesienie odpowiedzi przejściowej do reżimu nadmiernego tłumienia, skutecznie ją eliminując.

Wyniki po rozmieszczeniu

Punkt #4 musi być badany z perspektywy układu PCB, ponieważ zależy od propagacji fal. Układ płaszczyzn w PDN może działać jak duża antena płaska, która staje się źródłem EMI podczas dostarczania przejściowych impulsów prądu. Działanie przełączające w PDN może pobudzać rezonanse prowadzące do silnej emisji z krawędzi płytki. Wymaga to, co najmniej, 2D rozwiązania pola w dziedzinie częstotliwości do symulacji propagacji fal wewnątrz wewnętrznych warstw PCB i następującej po niej emisji bliskiego lub dalekiego pola.

Gdy w pewnych regionach PDN stwierdza się silne rezonanse, wskazuje to, że impedancja PDN w tym regionie może być bardzo wysoka. Dlatego chciałbyś zmniejszyć impedancję w tym obszarze, dodając więcej pojemności lub identyfikując i naprawiając niektóre elementy o wysokiej impedancji w układzie PCB. Może to być tak proste, jak wyeliminowanie przerwy w ścieżce powrotnej w PDN.

Dzięki potężnym narzędziom do projektowania i analizy PCB w Altium Designer^®, możesz analizować wszystkie aspekty swoich schematów i układów, oraz identyfikować problemy z integralnością sygnału, które mogą pojawić się w skomplikowanych PCB. Te narzędzia są zbudowane na jednolitym silniku projektowym opartym na zasadach, co pozwala na przeprowadzanie ważnych DRC (Design Rule Checks) przez cały proces projektowania. Będziesz miał również dostęp do kompletnego zestawu funkcji planowania produkcji i dokumentacji na jednej platformie. Kiedy będziesz gotowy, aby wysłać swój projekt do współpracownika lub producenta, użyj platformy Altium 365, aby udostępnić pliki projektowe i zachować produktywność.

Dopiero zaczynamy odkrywać, co jest możliwe z Altium Designer na Altium 365. Zacznij swoją darmową próbę Altium Designer + Altium 365 już dziś.