Zachowanie przełączania linii transmisyjnej zakończonej szeregowo

Linie zakończone szeregowo oraz sygnały różnicowe pełnią rolę łączy we wszystkich urządzeniach CMOS. Chociaż pisałem obszernie na temat sygnalizacji różnicowej, jej działania i korzyści, nie poruszyłem kwestii zachowania przełączania linii zakończonej szeregowo. To jest cel tego artykułu.

Podstawy

Podstawowe informacje o linii transmisyjnej zakończonej szeregowo obejmują następujące kwestie:

• W tego typu linii transmisyjnej, zakończenie szeregowe jest umieszczane na wyjściu każdego sterownika.
• Zapewnia to najniższe zużycie energii dla sygnału logiki wysokiej prędkości.
  •     Jest to metoda o najniższym zużyciu energii, ponieważ energia jest zużywana w obwodzie tylko wtedy, gdy linia logiczna jest przełączana z logiki 0 na logikę 1.

Chociaż poprzednie punkty wydają się być bardzo proste, zrozumienie, jak działa linia transmisyjna zakończona szeregowo, jest kluczowe dla zapewnienia, że sygnały są prawidłowo dostarczane do każdego odbiornika. Rysunek 1 przedstawia typowy sterownik CMOS 5V z 50-omową linią transmisyjną podłączoną do pasywnego odbiornika CMOS. Oznacza to, że urządzenie to po prostu reaguje na formę fali napięcia przedstawioną na jego wejściu. Dla celów tego wyjaśnienia, odbiorniki CMOS wyglądają jak bardzo małe kondensatory, które można uznać za obwody otwarte. W tym przykładzie, linia ma 12 cali, czyli około 30 cm długości. W PCB, energia podróżuje z prędkością około sześciu cali na nanosekundę, więc przedstawiona poniżej linia ma około dwóch nanosekund długości.

Rysunek 1. Linia transmisyjna CMOS zakończona szeregowo 5 woltów

Rysunek 2. Równoważny obwód dla linii transmisyjnej pokazanej na Rysunku 1.

Jak można zobaczyć na Rysunku 2, pojemność i indukcyjność są rozłożone wzdłuż długości linii transmisyjnej. Te elementy to elementy pasożytnicze, które określają zachowanie linii transmisyjnej poprzez stosunek indukcyjności na jednostkę długości do pojemności na jednostkę długości. To określa impedancję linii, która jest pokazana w Równaniu 1. Lo to indukcyjność na jednostkę długości, a Co to pojemność na jednostkę długości. Używając narzędzia takiego jak 2D-field solver (wiele solverów pola jest dostępnych jako części różnych narzędzi do analizy integralności sygnału) te dwie zmienne są określane dla konkretnej linii transmisyjnej.

Równanie 1. Impedancja jako funkcja rozłożonej pojemności i indukcyjności

Gdy sterownik na Rysunku 1 działa w celu zmiany poziomu logicznego na linii transmisyjnej z logiki 0 na logikę 1, musi naładować rozłożoną pasożytniczą pojemność linii transmisyjnej. Jest to główna moc, która jest zużywana przez obwody logiki CMOS. Gdy ten sam sterownik działa w celu zmiany poziomu logicznego z logiki 1 na logikę 0, ten ładunek musi zostać usunięty.

Gdy sygnał jest wysyłany wzdłuż przewodu lub linii transmisyjnej, energia w nim zawarta ma formę pola elektromagnetycznego (EM). Ta energia będzie podróżować wzdłuż ścieżki i odbijać się na końcach ścieżki w nieskończoność, chyba że zostanie pochłonięta przez rezystor końcowy lub będzie powoli tracona w oporności przewodnika. Jeśli końce ścieżki są otwartymi obwodami, odbita energia będzie miała tę samą polarność co energia padająca. Jeśli końce ścieżki są zwarciami, odbita energia będzie odwrócona.

Jak Ładunek na Linii Logicznej Przesuwa Ją z Zera na Jedynkę

W momencie, gdy sterownik zaczyna przesuwać linię logiczną z 0 na 1, tworzony jest układ równoważny przedstawiony na Rysunku 3. Jak widać, dzielnik napięcia został utworzony przez kombinację impedancji wyjściowej sterownika i szeregowej terminacji w górnej części oraz impedancji linii transmisyjnej w dolnej części. Gdy terminacja szeregowa została odpowiednio dobrana, kombinacja Zout i Zst będzie taka sama jak Zo. W tym przykładzie, oba będą miały 50 omów, a napięcie na wejściu do linii transmisyjnej będzie wynosić V/2.

Rysunek 3. Równoważny obwód Rysunku 1, gdy przełącznik zmienia stan z Logiki 0 na Logikę 1.

Rysunek 4 pokazuje przebiegi napięciowe na wejściu do linii transmisyjnej oraz na wejściu do odbiornika w miarę upływu czasu.

Rysunek 4. Przebiegi przełączania dla obwodu na Rysunku 1

Ten rysunek zawiera następujące punkty danych:

• Czerwony przebieg to wejście do linii transmisyjnej, a pomarańczowy przebieg to wejście do odbiornika na końcu linii transmisyjnej.
• Jak pokazano, poziom napięcia bezpośrednio po przejściu z 0 na 1 jest tylko połową wielkości.
• Jest to spowodowane dzielnikiem napięcia pokazanym na Rysunku 3.
• Ten poziom napięcia często określa się mianem „napięcia ławki”.
• Energia w formie pola EM została wprowadzona do linii transmisyjnej.
• Ta energia ładuje pasożytniczą pojemność linii transmisyjnej do poziomu napięcia V/2, gdy pole przemieszcza się po linii transmisyjnej.
• Po dwóch nanosekundach (elektrycznej długości linii transmisyjnej) linia zostaje w pełni naładowana do V/2, a pole EM napotyka otwarty obwód na odbiorniku. Gdy takie pole napotyka otwarty obwód, żadna z energii w polu nie jest absorbowana. Zamiast tego jest odbijana z taką samą wielkością, jaką miała, gdy była w drodze wyjściowej.
• W momencie całkowitego odbicia, poziom napięcia na końcu linii wynosi V/2. Ponieważ wielkość napięcia pola EM to V/2, po całkowitym odbiciu amplituda będzie wynosić V. Jak widać, pomarańczowa fala ma amplitudę V, jak tylko pole EM dociera do końca linii. W drodze powrotnej, pasożytnicza pojemność linii transmisyjnej jest naładowana do V. Gdy pole EM wraca do nadajnika, napotyka równoważny obwód pokazany na Rysunku 5.

Rysunek 5. Równoważny obwód Rysunku 1, gdy odbita fala wraca do nadajnika

Należy zauważyć, że źródło napięcia, jak pokazano na Rysunku 5 ma impedancję zerową.

Ponieważ suma Zout i Zst wynosi 50 omów, a źródło napięcia stanowi zwarcie, razem tworzą one zakończenie równoległe, które ma taką samą wartość jak impedancja linii transmisyjnej. W rezultacie cała energia w polu EM jest pochłaniana, a poziom napięcia na linii transmisyjnej stabilizuje się na 5 woltach, co jest idealną logiką 1 dla tego obwodu.

Uwaga: Gdy rezystor ma taką samą wartość jak impedancja linii transmisyjnej i jest umieszczony na końcach tej linii, cała energia w polu elektromagnetycznym zostanie przez ten rezystor pochłonięta. Nie będzie dalszych odbić, a ten rezystor jest oznaczony jako zakończenie równoległe.

Proces przełączania z logiki 1 na logikę 0

Gdy obwód na Rysunku 1 przełącza się z logiki 1 na logikę 0, zadaniem sterownika jest usunięcie ładunku na pojemności linii, który został tam umieszczony, aby przesunąć go z logiki 0 na logikę 1. Dzieje się to, gdy poziom sterownika wewnętrznie przesuwa się z 5V na 0V. Podobnie jak w przypadku przejścia z logiki 0 na logikę 1, układ równoważny jest taki, jak przedstawiono na Rysunku 3, ale teraz linia jest na 5V, a impedancja wyjściowa oraz rezystor szeregowy końcowy są podłączone do 0V. W związku z tym dzielnik napięcia pracuje tak, jak wcześniej.

W wyniku powyższego, napięcie linii jest przesunięte do V/2, a ładunek w formie pola EM jest usuwany z pojemności linii do tego poziomu, ponieważ energia przemieszcza się wzdłuż linii. (Poziom napięcia tej przejściówki to –V/2.) Gdy pole EM dociera na koniec linii transmisyjnej dwa nanosekundy później, napotyka obwód otwarty i jest odbijane z powrotem wzdłuż linii. Po odbiciu, linia znajduje się na 0V. Dwa nanosekundy później pole EM wraca do sterownika i napotyka układ pokazany na Rysunku 4, gdzie jest absorbowane.

Jak można zauważyć, przebieg napięcia na odbiorniku (pomarańczowy) jest pożądanym, właściwym sygnałem logicznym w postaci fali kwadratowej (jest to cel tej ścieżki sygnału). Metoda sygnalizacji jest znana jako przełączanie "odbitej fali", ponieważ odbita fala tworzy poprawny poziom logiczny, gdy wykonuje swoją podróż wzdłuż linii transmisyjnej. Jest to metoda sygnalizacji logicznej o najniższym zużyciu energii, ponieważ prąd jest pobierany z systemu zasilania tylko podczas ładowania linii. Gdy linia zostanie w pełni naładowana do logiki 1, pobór prądu spada do 0. Jest to metoda przełączania, która jest stosowana w magistrali PCI, włączonej do większości komputerów osobistych.

Należy również zauważyć, że forma fali napięcia na wyjściu sterownika znajduje się w nieokreślonym stanie logicznym (V/2) przez czas, który jest opóźnieniem w obie strony wzdłuż linii transmisyjnej za każdym razem, gdy następuje przełączanie. Jeśli obciążenia są umieszczone wzdłuż linii transmisyjnej, jak ma to miejsce w przypadku magistrali PCI, nie doświadczają one stanu „dobre dane” dopóki odbita fala nie przejdzie obok nich w drodze powrotnej. Dlatego taktowanie danych na tych wejściach musi być opóźnione do momentu, gdy dane są dobre na wszystkich wejściach. W ten sposób dane są taktowane na magistrali PCI, jak również w innych protokołach magistrali, które polegają na przełączaniu z wykorzystaniem fali odbitej.

Co się dzieje, gdy impedancja napędu i impedancja linii się nie zgadzają?

Układ pokazany na Rysunku 6 jest taki sam, jak ten pokazany na Rysunku 1, z wyjątkiem tego, że terminacja szeregowa nie została włączona szeregowo z wyjściem.

Rysunek 6. Obwód CMOS 5 V Bez Terminacji Szeregowej

Rysunek 7 pokazuje przebieg przełączania przy przejściu z logiki 0 do logiki 1. Jak widać, napięcie na ławce pomiarowej jest znacznie wyższe niż V/2. W rzeczywistości wynosi 2V/3, czyli 2/3 z całkowitych 5 woltów, czyli 3,33V. Wynika to z faktu, że dzielnik napięcia na Rysunku 3 ma górną rezystancję 25 omów lub Zout sterownika oraz dolną rezystancję lub impedancję 50 omów. To powoduje poziom napięcia 2/3.

Rysunek 7. Przebieg napięcia dla obwodu na Rysunku 6

Na Rysunku 7, pole EM ładuje pojemność linii do tej samej wartości co wcześniej. Gdy pole EM dociera do odbiornika dwa nanosekundy po wygenerowaniu, jest odbijane, podwajając napięcie do 6,66V. Jak wcześniej, pole EM ładuje pojemność linii do 6,66V. Po kolejnych dwóch nanosekundach, pole EM wraca do nadajnika i napotyka zakończenie pokazane na Rysunku 5. Jednak równoległe zakończenie ma 25 omów, a nie 50 omów. Oznacza to dwie rzeczy. Po pierwsze, tym razem dzielnik napięcia ma 50 omów na górze i 25 omów na dole. Ponieważ wartość terminatora szeregowego wynosi zero omów, napięcie jest dzielone w dół. Druga rzecz, która ma miejsce, to fakt, że nie cała energia jest pochłaniana.

Jak wcześniej, ilość energii podwoi poziom napięcia na odbiorniku i podróżuje z powrotem w kierunku nadajnika. Gdy dociera do nadajnika, część z niej jest pochłaniana, a reszta odbijana jest w sposób odwrócony. To trwa tak długo, aż cała energia zostanie pochłonięta przez impedancję wyjściową nadajnika, a poziom logiki ustabilizuje się na 5V. Można to zobaczyć na Rysunku 7.

Uwaga: Zagłębiając się nieco głębiej w powyższą kwestię, gdy zakończenie równoległe nie jest dopasowane do impedancji linii transmisyjnej, na której jest umieszczone, nie pochłonie całej energii odbitej z powrotem wzdłuż linii TL. Jeśli wartość tego zakończenia jest większa niż impedancja TL, energia zostanie odbita z tą samą polaryzacją co fala padająca. Często nazywa się to przekroczeniem. Jeśli wartość tego zakończenia jest mniejsza niż impedancja TL, energia, która jest odbijana z powrotem dwa nanosekundy później, zostanie odwrócona i będzie miała przeciwną polaryzację niż fala padająca. Często nazywa się to niedomaganiem.

W przebiegu w Rysunku 7 występują dwa problemy. Po pierwsze, napięcie wzrasta o 1,66 wolta powyżej Vdd. To nadmiarowe napięcie może powodować awarie logiczne lub uszkodzić odbiornik. Po drugie, po powrocie sygnału do nadajnika i jego inwersji, spowoduje to spadek logiki 1 na odbiorniku do wartości poniżej 4 woltów. To obniża logikę jedynki do poziomu, który może skutkować awarią logiczną. Żadna z tych sytuacji nie jest dobra. Dlatego do obwodu takiego jak ten dodaje się zakończenie szeregowe.

Rysunek 8 pokazuje przebieg sygnału, gdy przełącza się on na logikę 0. Jak można zauważyć, te same naruszenia logiki występują w tym stanie logicznym.

Rysunek 8. Przebieg przełączania obwodu pokazanego na rysunku 6 z obiema tranzycjami logicznymi

Podsumowanie

Wraz z sygnałami różnicowymi, linie transmisyjne zakończone szeregowo służą jako łącza w urządzeniach CMOS. Ten typ linii transmisyjnej zapewnia najniższe zużycie energii dla sygnału o wysokiej prędkości. Zrozumienie, jak działa linia transmisyjna zakończona szeregowo oraz jak jest ładowana i rozładowywana, pomaga utrzymać jakość sygnału i zapewnia, że linia będzie działać zgodnie z projektem i jak została zbudowana.

Chcesz dowiedzieć się więcej o tym, jak Altium może pomóc Ci w następnym projekcie PCB? Porozmawiaj z ekspertem w Altium.

Referencje:

1. Ritchey, Lee W., i Zasio, John J., Right the First Time, A Practical Handbook on High Speed PCB and System Design, Tom 1 i 2.