Como Reduzir a Capacitância Parasita em um Layout de PCB

O ruído em um sistema eletrônico pode apresentar-se de várias formas. Seja recebido de uma fonte externa ou transferido entre diferentes regiões em um layout de PCB, o ruído pode ser recebido involuntariamente por dois métodos: capacitância parasita e indutância parasita. A indutância parasita é relativamente simples de entender e diagnosticar, tanto do ponto de vista do crosstalk quanto da acoplagem de ruído aparentemente aleatório entre diferentes seções de uma placa.

A capacitância parasita não é necessariamente mais difícil de lidar, mas requer entender como a geometria do layout da PCB afetará a capacitância mútua. Em sistemas operando em altas frequências ou onde nós com alta dV/dt podem criar acoplamento de ruído capacitivo, algumas escolhas simples de layout de PCB podem ajudá-lo a reduzir parasitas. Neste artigo, descreverei de maneira geral como reduzir a capacitância parasita e fornecerei alguns exemplos em roteamento de alta frequência, bem como em um conversor chaveado.

Identificar e Reduzir a Capacitância Parasita

Embora não exista uma fórmula única para capacitância parasita, ela tem uma definição geral:

• A capacitância parasita é a capacitância involuntária (e geralmente indesejada) que existe entre duas estruturas condutivas que são separadas por um isolante.

Às vezes, essa capacitância não intencional é realmente benéfica, e nesses casos não usamos o termo "parasita" para descrevê-la. Pegue, por exemplo, um par de planos de alimentação e terra; essa estrutura simples ajuda a fornecer um grande reservatório de carga para suportar componentes de alta velocidade com alta contagem de I/O devido à sua capacitância inerente. Outro exemplo seria em um guia de onda coplanar, onde basicamente se aproveita da capacitância parasita para definir a impedância do interconector para um valor necessário.

Em uma PCB, a capacitância parasita pode aparecer essencialmente em qualquer lugar. Dê uma olhada no layout abaixo; eu destaquei algumas áreas onde a capacitância parasita é proeminente. Isso só mostra a capacitância gerada na camada superior, mas poderia haver capacitância em qualquer camada.

Assim como a definição acima sugere, a capacitância parasita surge entre qualquer par de condutores separados por um dielétrico, e podemos identificar rapidamente várias áreas onde a capacitância parasita aparece no exemplo acima. Sempre que você tem capacitância parasita em um layout de PCB, ela pode surgir de duas maneiras:

• Como capacitância própria, que aparece como uma alta capacitância indesejada entre um condutor e um condutor diferente (geralmente GND).
• Como capacitância mútua entre duas estruturas condutivas que são referenciadas a uma 3ª estrutura condutiva; esta é efetivamente a forma de capacitância que causa acoplamento capacitivo entre dois traços.

Por que a alta capacitância parasita é importante? É importante porque, sempre que há uma variação de potencial entre dois condutores acoplados capacitivamente, isso causa algum fluxo de corrente de deslocamento em cada condutor. Esta é uma forma de diafonia que os projetistas devem conhecer. Tipicamente, quando um sinal de comutação induz seu sinal em um traço vítima, chamamos isso de diafonia, mas o mesmo mecanismo pode induzir ruído em qualquer outra estrutura quando há alguma capacitância parasita.

Embora você nunca possa eliminá-la totalmente, há alguns casos em que é benéfico tentar reduzi-la. Para ver algumas estratégias sobre como reduzir a capacitância parasita, ajuda olhar para alguns exemplos.

Exemplo: Nós de Alta dV/dt em um Regulador de Comutação

A parte do exemplo de um regulador abaixo ilustra onde um nó com forte dV/dt estaria localizado, bem como por que este layout terá maior acoplamento para longe em seu loop de feedback do que para qualquer parte próxima do sistema. Em um regulador chaveado, o nó dV/dt aparece na saída do estágio de chaveamento, mas antes do estágio de retificação/filtragem. No exemplo abaixo, o nó SW_OUT é nosso nó de alto dV/dt acionado por um sinal PWM.

Este nó tem alguma capacitância parasita para a região de terra próxima. Se houvesse alguns outros componentes ou circuitos por perto, a capacitância parasita para esses circuitos causaria ruído de chaveamento a aparecer nesses circuitos. A terra próxima ajuda um pouco, mas o que realmente impede o acoplamento de ruído é o capacitor conectado de SW_OUT de volta ao chip do regulador. Este grande capacitor fornece um caminho de baixa impedância para o ruído de chaveamento de alto dV/dt de volta ao lado alto do estágio de chaveamento, o que efetivamente desacopla a saída do estágio de chaveamento do GND.

A outra estratégia que ajuda a reduzir a capacitância parasita entre SW_OUT e uma trilha ou circuito próximo é aproveitar o plano de GND na próxima camada. Aproximar o plano de GND do nó de alta dV/dt reduzirá a capacitância mútua ao criar um acoplamento mais forte do campo elétrico ao GND em comparação com o acoplamento a algum outro nó no layout da PCB. Em outras palavras, você preferiria um dielétrico mais fino entre L1 e L2 nesta placa.

Exemplo: Capacitância Mútua Entre Duas Trilhas

O acoplamento capacitivo é um dos dois tipos de acoplamento (sendo o outro por indução) entre trilhas, pelo qual um sinal em uma trilha pode criar ruído em outra trilha. Em frequências progressivamente mais altas, isso é dominado pela capacitância mútua. Em um layout de PCB, assumindo que você tenha roteado sobre uma região de GND, como é a melhor prática, essencialmente você tem duas opções para reduzir esse tipo de capacitância parasita:

• Aproxime o terra das trilhas enquanto torna as trilhas mais estreitas (impedância fixa alvo)
• Aumente o espaçamento entre as trilhas

Praticamente todas as recomendações que você encontrará sobre a redução de diafonia recomendarão a opção #2, mas a opção #1 é na verdade tão eficaz quanto. Isso ocorre porque aproxima a carga/imagem de corrente no plano GND mais perto da trilha. O que você não deve fazer é tentar algo como uma trilha de guarda curta, pois isso criará uma capacitância parasita indesejada para GND, e pode realmente aumentar a diafonia em certas configurações.

Resumo

Para a forma auto-capacitiva de capacitância parasita, você precisará separar os condutores ou tornar os condutores menores. Para a forma mutuamente-capacitiva de capacitância parasita, você precisa reduzir o acoplamento aumentando as auto capacitâncias bem além da capacitância mútua. No exemplo acima, vimos que simplesmente aproximando o plano de terra das nossas trilhas mutuamente-capacitivas reduzimos grandemente a sua capacitância mútua sem fazer outras alterações nos condutores no layout da PCB.

Uma vez que você tenha identificado redes importantes onde dV/dt pode gerar correntes ruidosas ao redor do seu layout, você pode fazer alterações precisas na placa usando as ferramentas CAD no Altium Designer. Você e sua equipe poderão permanecer produtivos e colaborar de forma eficiente em projetos de eletrônicos avançados através da plataforma Altium 365™. Tudo o que você precisa para projetar e produzir eletrônicos avançados pode ser encontrado em um único pacote de software.

Apenas começamos a explorar o que é possível fazer com o Altium Designer no Altium 365. Comece sua avaliação gratuita do Altium Designer + Altium 365 hoje.