PCBレイアウトにおける寄生容量の低減方法

Zachariah Peterson
|  投稿日 三月 2, 2022  |  更新日 七月 1, 2024
寄生容量

電子システムにおけるノイズは多くの形態をとります。それが外部ソースから受け取られるものであれ、PCBレイアウト内の異なる領域間で伝達するものであれ、ノイズは寄生容量と寄生インダクタンスの2つの方法で意図せず受信されることがあります。寄生インダクタンスは、クロストークの観点からも、ボードの異なるセクション間で見かけ上ランダムなノイズの結合からも、理解し診断するのがかなり簡単です。

寄生容量は必ずしも扱いが難しいわけではありませんが、PCBレイアウトのジオメトリが相互容量にどのように影響するかを理解する必要があります。高周波で動作するシステムや、高いdV/dtノードが容量性ノイズ結合を生じさせる場合、いくつかのシンプルなPCBレイアウトの選択が寄生を減らすのに役立ちます。この記事では、寄生容量を減らす方法を一般的に説明し、高周波ルーティングやスイッチングコンバーターでの例をいくつか提供します。

寄生容量を特定して減らす

寄生容量に単一の公式はありませんが、一般的な定義は次のとおりです:

  • 寄生容量とは、絶縁体で分離された2つの導電構造体の間に存在する意図しない容量(一般に望ましくない)です。

この意図しない静電容量は、実際には有益な場合もあり、そのような場合には「寄生」という用語を使用しません。例えば、電源-グランドプレーンペアを取り上げてみましょう。このシンプルな構造は、固有の静電容量のために、高速コンポーネントや高I/Oカウントを持つコンポーネントをサポートするための大きな電荷貯蔵庫を提供するのに役立ちます。別の例としては、共面導波路があります。ここでは、基本的に寄生静電容量を利用して、インターコネクトのインピーダンスを必要な値に設定します。

PCBでは、寄生静電容量は基本的にどこにでも現れる可能性があります。以下のレイアウトを見てください。寄生静電容量が顕著なエリアをいくつか指摘しました。これはトップレイヤーで生成される静電容量を示しているだけですが、任意のレイヤーに静電容量が存在する可能性があります。

Parasitic capacitance

上述の定義が示唆するように、寄生静電容量は、誘電体で分離された任意の導体ペアの間に生じます。そして、上記の例で寄生静電容量が現れる複数のエリアをすぐに特定することができます。PCBレイアウトに寄生静電容量がある場合、それは2つの方法で生じる可能性があります:

  • 一つは自己静電容量として現れ、これは通常GNDである異なる導体との間に高い望ましくない静電容量として現れます。
  • 相互容量は、それぞれが第3の導体に基づいている2つの導体構造体間の容量であり、これは実質的に2つのトレース間の静電容量結合を引き起こす容量の形態です。

なぜ高い寄生容量が問題となるのでしょうか?それは、容量的に結合された2つの導体間で電位が変化するたびに、各導体上にある程度の変位電流が流れるためです。これは、設計者が熟知しておくべきクロストークの一形態です。通常、スイッチング信号が被害トレースに自身の信号を誘導する場合、それをクロストークと呼びますが、寄生容量がある場合、同じメカニズムが他の構造体にノイズを誘導することがあります。

完全に排除することはできませんが、減らすことが有益な場合もあります。寄生容量を減らす戦略をいくつか見るには、例をいくつか見ると役立ちます。

例:スイッチングレギュレータ内の高dV/dtノード

以下のレギュレータの例は、強いdV/dtノードがどこに位置するか、そしてなぜこのレイアウトがシステムの近くの部分よりもフィードバックループにより大きな結合を持つのかを示しています。スイッチングレギュレータでは、dV/dtノードはスイッチング段階の出力に現れますが、整流/フィルタリング段階の前に現れます。以下の例では、SW_OUTノードがPWM信号によって駆動される高いdV/dtノードです。

このノードは近くのグラウンド領域に対していくらかの寄生容量を持っています。もし他のコンポーネントや回路が近くにあれば、これらの回路への寄生容量がスイッチングノイズをそれらの回路に現れさせる原因となります。近くのグラウンドはある程度の助けになりますが、ノイズ結合を防ぐ本当のものは、SW_OUTからレギュレータチップに戻るキャパシタが接続されています。この大きなキャパシタは、高いdV/dtスイッチングノイズをスイッチング段階の高側に戻すための低インピーダンス経路を提供し、効果的にスイッチング段階の出力をGNDから分離します。

Parasitic capacitance in switching regulator
dV/dtノードは、PCBレイアウト周辺のノイズ結合の原因となる可能性があります。意図的に配置されたコンデンサがこれを防ぐことができます。

SW_OUTと近くのトレースや回路の間の寄生容量を減らすのに役立つもう一つの戦略は、次の層にあるGNDプレーンを利用することです。高dV/dtノードにGNDプレーンを近づけることで、PCBレイアウト内の他のノードとの結合に比べて、電場をGNDに対してより強く結合させることにより、相互容量を減少させます。言い換えると、このボードのL1とL2の間には、より薄い誘電体を好むでしょう。

例:二つのトレース間の相互容量

容量性クロストークは、トレース間の結合の2つのタイプ(もう一つは誘導性)のうちの一つであり、一つのトレース上の信号が別のトレース上にノイズを生じさせることがあります。周波数が高くなるにつれて、これは相互容量によって支配されます。PCBレイアウトでは、GND領域をルーティングしたと仮定すると、これがベストプラクティスです、このタイプの寄生容量を減らすために基本的に二つの選択肢があります:

  • トレースを狭くしながらトレースに近づける(固定インピーダンス目標)
  • トレース間の間隔を広げる

クロストークを減らすためのほとんどの推奨事項はオプション#2を推奨しますが、オプション#1も実際には同じくらい効果的です。これは、GND平面内のイメージ電荷/電流をトレースに近づけるからです。絶対に試してはいけないのは、短絡ガードトレースのようなもので、これはGNDへの望ましくない寄生容量を生じさせ、特定の構成でクロストークを実際に増加させる可能性があります。

Parasitic capacitance between traces
シミュレーション結果は、2つの50オームの配線間の寄生容量がGND平面(Hと表記)の距離によってどのように影響されるかを示しています。これらの結果については、この記事で詳しく読むことができます。
 

要約

寄生容量の自己容量形式については、導体を分離するか、導体を小さくする必要があります。寄生容量の相互容量形式については、相互容量を超える自己容量を増やすことにより結合を減らす必要があります。上記の例では、相互容量を持つトレースに対して単にグラウンドプレーンを近づけることで、PCBレイアウトの導体を他に変更することなく、その相互容量を大幅に減少させることができることを見ました。

重要なネットでdV/dtが周囲のレイアウトにノイズのある電流を引き起こす可能性があることを特定したら、Altium Designer®のCADツールを使用して基板に正確な変更を加えることができます。あなたとあなたのチームは、Altium 365™プラットフォームを通じて、高度な電子設計に効率的に協力し、生産性を維持することができます。高度な電子機器を設計し、生産するために必要なすべてが一つのソフトウェアパッケージに含まれています。

Altium DesignerとAltium 365で可能なことの表面をかすめただけです。今すぐAltium Designer + Altium 365の無料トライアルを始めましょう

筆者について

筆者について

Zachariah Petersonは、学界と産業界に広範な技術的経歴を持っています。PCB業界で働く前は、ポートランド州立大学で教鞭をとっていました。化学吸着ガスセンサーの研究で物理学修士号、ランダムレーザー理論と安定性に関する研究で応用物理学博士号を取得しました。科学研究の経歴は、ナノ粒子レーザー、電子および光電子半導体デバイス、環境システム、財務分析など多岐に渡っています。彼の研究成果は、いくつかの論文審査のある専門誌や会議議事録に掲載されています。また、さまざまな企業を対象に、PCB設計に関する技術系ブログ記事を何百も書いています。Zachariahは、PCB業界の他の企業と協力し、設計、および研究サービスを提供しています。IEEE Photonics Society、およびアメリカ物理学会の会員でもあります。

関連リソース

関連する技術文書

ホームに戻る
Thank you, you are now subscribed to updates.