Quando a localização do capacitor de desacoplamento é importante em uma PCB?

A colocação de capacitores de desacoplamento é um daqueles temas de layout de PCB em que uma regra simples é repetida muito além das condições em que realmente é útil. A instrução padrão é familiar: coloque o capacitor o mais próximo possível do pino de alimentação. Os projetistas ouvem isso em datasheets, notas de aplicação, checklists de layout e diagramas gerados por IA que mostram capacitores agrupados ao redor de cada CI como se fossem uma borda decorativa. O problema é que esse conselho comprime várias estruturas diferentes de PDN em uma única regra, e essas estruturas não se comportam da mesma forma.

Depois que o caminho indutivo entre o capacitor e a carga é definido, a decisão de posicionamento fica muito mais fácil. Em algumas placas, mover um capacitor mesmo que um pouco mais para longe aumenta a indutância do caminho o suficiente para tornar o componente menos eficaz. Em outras placas, especialmente em projetos multicamadas com planos de alimentação e terra muito próximos entre si, a localização exata do capacitor pode se tornar muito menos sensível, porque os planos fornecem o caminho de corrente de baixa indutância.

Contexto sobre a Colocação de Capacitores de Desacoplamento

Parte da atividade de desmistificação em torno da colocação de capacitores de desacoplamento remonta ao artigo IEEE do Dr. Todd Hubing sobre PCBs multicamadas com planos internos de alimentação e terra. Esse artigo examinou se as regras de posicionamento familiares de placas de uma e duas faces ainda se aplicavam quando a placa utilizava um par de planos de baixa indutância. O resultado principal é o que ainda alimenta o debate hoje: quando capacitores de desacoplamento são conectados a planos com espaçamento estreito (<10 mil), a impedância medida do barramento de alimentação pode apresentar pouquíssima sensibilidade à localização do capacitor, desde que ele não seja colocado excessivamente longe da carga.

Esse resultado é útil, mas também é fácil generalizá-lo em excesso. A conclusão de Hubing não foi que a localização do capacitor nunca importa. A questão era que pares de planos com espaçamento estreito alteram a indutância dominante no caminho da corrente, o que muda o quanto a localização do capacitor afeta a impedância da PDN. Isso é bem diferente de dizer que qualquer placa pode ignorar a colocação do capacitor.

Leia o artigo do Dr. Hubing aqui:

• Hubing, Todd H., James L. Drewniak, Thomas P. Van Doren e David M. Hockanson. "Power bus decoupling on multilayer printed circuit boards." IEEE Transactions on Electromagnetic Compatibility 37, no. 2 (2002): 155-166.

Gráfico de Hubing et al. mostrando curvas de impedância sobrepostas para capacitores colocados em várias posições em uma placa multicamada com planos de alimentação e terra com espaçamento estreito.

O Encapsulamento do Componente Determina se o Posicionamento Importa

A afirmação de que a localização do capacitor “não importa” é uma generalização excessiva; a localização do capacitor importa de maneiras diferentes dependendo do encapsulamento, do stackup da PCB e de como o capacitor é conectado à PDN.

Considere um encapsulamento com terminais em comparação com um BGA. Em um quad flat pack ou componente semelhante, os pinos de alimentação ficam expostos no perímetro do encapsulamento, e um capacitor próximo muitas vezes pode ser conectado diretamente a esses pinos com trilhas curtas. Nessa configuração, o roteamento entre o capacitor e a carga passa a fazer parte da impedância do caminho de alimentação.

Encapsulamentos QFN/QFP ou semelhantes têm terminais expostos ao redor da borda do componente, o que permite uma conexão direta com trilhas. Observe a conexão na rede GVDD, onde a conexão por trilha é usada e apresenta alta indutância de caminho por unidade de comprimento.

Esse arranjo minimiza a indutância do caminho porque o loop de corrente permanece compacto e a contribuição da trilha continua pequena. Nesses encapsulamentos, a recomendação usual de posicionamento faz sentido na prática porque a disposição dos pinos foi criada para suportar esse estilo de conexão. Observe que você poderia usar um plano de alimentação com esses encapsulamentos, mas o plano geralmente não é necessário apenas para encapsulamentos com terminais.

BGAs grandes normalmente têm múltiplas esferas internas de alimentação e terra agrupadas na região interna do encapsulamento. Ninguém vai rotear trilhas individuais de capacitores posicionados fora do encapsulamento até o centro do componente. A menos que você coloque os capacitores no lado oposto do BGA, você dependerá de planos de alimentação e terra e de vias conectadas a esses planos.

Em BGAs grandes, o interior do BGA terá muitos dos pinos PWR e GND agrupados perto do centro. Pinos rosa = PWR, pinos azuis = GND. O exemplo acima é de um processador i.MX.

Para BGAs grandes, esse mesmo método de ligação direta com trilhas é impossível porque os pinos de alimentação e terra são numerosos e ficam ocultos sob o corpo do encapsulamento. Portanto, nesse tipo de encapsulamento, é necessário ter conexões por plano em camadas internas para alcançar os pinos próximos ao centro do encapsulamento. A questão passa então a ser se deve ser usado um espaçamento pequeno entre os planos de alimentação e terra, pois isso afetará a indutância do caminho.

Indutância do Caminho

Para determinar se a localização de posicionamento importa, precisamos conhecer a indutância total ao longo do caminho. Essa indutância total do caminho é a ESL do próprio capacitor, mais a indutância de montagem dos pads e vias, além da indutância de roteamento entre o capacitor e os pinos do dispositivo.

Podemos escrever a indutância do caminho como:

L(caminho) = ESL + L(montagem) + L(trilha ou plano)

Uma estimativa útil de ordem de grandeza para a indutância de trilha é de cerca de 5 a 7 nH/polegada, sendo aproximadamente 7,5 nH/polegada para uma trilha de 50 ohms em um sistema laminado típico com Dk = 4. Esses valores são suficientemente altos para que mesmo um comprimento de roteamento modesto se torne relevante. Se o capacitor já contribui com cerca de 3 a 3,5 nH de indutância de montagem, então adicionar um comprimento apreciável de trilha pode rapidamente dobrar ou triplicar a indutância total vista entre o capacitor e a carga.

E quanto aos planos? Um par de planos tem indutância de espalhamento, que normalmente é expressa em indutância “por quadrado”. Essa é uma forma útil de pensar no par de planos porque a indutância total depende da razão comprimento/largura da região de espalhamento de corrente e do espaçamento entre os planos. Para planos com espaçamento estreito, os valores típicos podem estar na ordem de 100 pH/quadrado.

Caminho de corrente entre um capacitor de desacoplamento e um CI em um encapsulamento BGA. A indutância ao longo desse caminho é conhecida como indutância de espalhamento.

Alguns valores de indutância de espalhamento dos planos e capacitância dos planos (FR4 típico, Dk) são fornecidos pela AMD na tabela abaixo. Observe que o valor de 130 pH/quadrado para uma separação de planos de 4 mil está muito próximo do valor prático fornecido por Bogatin (32 pH/quadrado/mil, ou 128 pH/quadrado em um dielétrico de 4 mil de espessura).

Deixando a indutância de espalhamento de lado por um momento, em geral é preciso usar planos em BGAs grandes porque essa é a forma mais eficiente de acessar o grande número de pinos de alimentação e terra no interior do encapsulamento. No mínimo, você precisa de grandes áreas de cobre que se parecem muito com planos. Ambas as opções fornecem indutância muito menor do que uma conexão por trilha, como veremos abaixo.

Exemplo: Conexão por Plano vs. Conexão por Trilha

Isso nos dá duas situações para comparar: roteamento por trilha até os pinos PWR/GND em um componente com terminais vs. roteamento por plano até um BGA. Quando o capacitor é conectado a um par de planos de alimentação e terra com espaçamento estreito, o problema de posicionamento muda porque os planos conduzem a corrente entre o capacitor e o componente. Nesse caso, a indutância distribuída dominante deixa de ser uma trilha longa roteada; passa a ser a indutância de espalhamento no par de planos.

Nessa escala, até mesmo uma região relativamente grande da placa pode contribuir com menos indutância do que um roteamento por trilha muito mais curto. Uma comparação simples deixa isso claro. Suponha que um capacitor esteja localizado a 5 polegadas da carga:

• Se essa conexão for feita com uma trilha larga a apenas 5 nH/polegada, a indutância de roteamento sozinha será de 25 nH
• Somando aproximadamente 3 nH de indutância de montagem, obtemos um total de cerca de 28 nH

Agora considere a mesma separação de 5 polegadas e assuma que a corrente percorra uma região de plano alimentação-terra de 5 por 2 polegadas, o que equivale a 2,5 quadrados:

• Com 100 pH/quadrado, a indutância de espalhamento é de cerca de 250 pH, ou 0,25 nH
• Some a mesma indutância de montagem de 3 nH e o total será de cerca de 3,25 nH

A distância física é idêntica em ambos os casos, mas o método de conexão altera a indutância total em quase uma ordem de grandeza.

Esse é o contexto por trás do resultado menos conhecido do trabalho de Hubing. Se um capacitor tem cerca de 3 nH de indutância de montagem e o caminho pelos planos adiciona apenas uma fração de nanohenry, então mover o capacitor pela placa pode não alterar significativamente a indutância total do caminho. Nessas condições, a localização exata do capacitor é menos sensível do que muitas notas de aplicação ou diretrizes fariam supor.

A Orientação de Posicionamento Depende do Método de Conexão

Em resumo, a melhor localização para um capacitor de desacoplamento é aquela que minimiza a indutância (caminho + montagem). A indutância de montagem (ESL + pads/vias) é invariável com a localização, enquanto a indutância do caminho pode depender fortemente da posição. Pela discussão acima sobre indutância de trilha vs. indutância de espalhamento, deve ficar claro que o comprimento da trilha aumenta a indutância em grau muito maior do que o roteamento com planos ou grandes barramentos.

Em placas multicamadas com planos de alimentação e terra fortemente acoplados, a baixa indutância de espalhamento pode tornar a localização do capacitor muito menos sensível, especialmente sob BGAs, onde o acesso por planos é a implementação natural. Para QFNs, QFPs e encapsulamentos com terminais semelhantes, o projetista muitas vezes pode conectar o capacitor diretamente entre pinos VDD e VSS próximos usando trilhas curtas.

Quer você precise desenvolver eletrônica de potência confiável ou sistemas digitais avançados, use o conjunto completo de recursos de projeto de PCB da Altium e suas ferramentas CAD de classe mundial. A Altium oferece a principal plataforma de desenvolvimento de produtos eletrônicos do mundo, completa com as melhores ferramentas de projeto de PCB do setor e recursos de colaboração multidisciplinar para equipes de projeto avançadas. Entre em contato com um especialista da Altium hoje mesmo!

Perguntas frequentes

O posicionamento do capacitor de desacoplamento sempre precisa ficar o mais próximo possível do pino de alimentação?

Não, mas isso depende do encapsulamento do componente. Essa regra é útil em alguns layouts, mas não se aplica da mesma forma a todas as estruturas de PDN. Isso depende do caminho indutivo entre o capacitor e a carga.

Por que os BGAs geralmente exigem conexões a planos para os capacitores de desacoplamento?

Isso ocorre porque os pinos de alimentação e terra ficam ocultos sob o encapsulamento, frequentemente próximos ao centro do componente. Conexões diretas por trilhas entre capacitores próximos e esses pinos não são possíveis, portanto planos e vias tornam-se o método de conexão normal. O outro método é posicionar capacitores de desacoplamento no lado inferior da região do BGA e conectá-los aos pinos com via-in-pad.

O que é a indutância do caminho em uma conexão de capacitor de desacoplamento?

A indutância do caminho é a indutância total entre o capacitor e a carga. No artigo, ela é definida como a ESL do capacitor mais a indutância de montagem mais a indutância de roteamento proveniente de trilhas ou planos.

Como planos com pequeno espaçamento afetam a impedância da PDN?

Planos de alimentação e terra com pequeno espaçamento reduzem a indutância de espalhamento, de modo que a localização do capacitor pode se tornar muito menos sensível. Planos de alimentação e terra próximos entre si também formam um capacitor eficaz de baixa indutância, capaz de fornecer energia a circuitos integrados grandes em altas frequências.