5 Mitos sobre Integridade de Potência: Edição AC

Se você achava que integridade de sinal e EMI estavam cheias de mitos, espere até conhecer a integridade de potência. Em eletrônica de potência e no projeto de PCBs, a integridade de potência se apresenta em duas formas: já discutimos a integridade de potência em CC em outro artigo do blog, e agora é hora de analisar os cinco maiores mitos sobre integridade de potência em CA. Vamos direto ao ponto!

Mito 1: Qualquer Fonte de Alimentação Serve

Muitas discussões sobre integridade de potência ignoram completamente o papel do regulador de potência e assumem que ele é teoricamente perfeito. Na prática, os fabricantes de semicondutores fornecem componentes para sistemas digitais de alta velocidade com reguladores de potência desenvolvidos especificamente para fornecer energia em altas velocidades. Os módulos reguladores de tensão típicos para trilhas de alimentação digitais de alta velocidade têm duas características importantes:

• São conversores buck multifásicos
• Têm alta largura de banda da malha de controle
• Têm baixa indutância de saída

O motivo do primeiro ponto é que projetos multifásicos podem operar com uma frequência efetiva de comutação mais alta, com baixo ciclo de trabalho por fase, o que reduz o ruído de comutação na saída. Eu descrevi esse ponto importante em outro artigo do blog.

Entretanto, para projetos digitais de alta velocidade, o segundo ponto é mais importante, pois determina quão rapidamente o regulador pode responder a transientes na saída e, assim, manter uma tensão de saída estável. O corolário do segundo ponto é que o regulador possui baixa impedância de saída, e essa impedância precisa permanecer baixa até frequências muito altas. Em conjunto, esses fatores garantem que o regulador e a estrutura da PDN (com seus capacitores discretos e capacitância de plano) possam suprimir ripple na linha de alimentação quando I/Os digitais rápidos começam a comutar.

Mito 2: Uma Única Camada de Alimentação É Aceitável

Alguns projetos conseguem funcionar com uma única camada de alimentação, mesmo que ela seja dividida em múltiplas trilhas. Para processadores digitais menores, que podem ter menos de 1000 esferas em um encapsulamento BGA, ainda serão necessárias várias tensões de alimentação. No entanto, a camada de alimentação pode ser segmentada em grandes trilhas para fornecer toda a potência necessária ao processador. Um exemplo mostrando o possível número e a diversidade de trilhas de alimentação em uma única camada alimentando um BGA grande é mostrado abaixo.

Se você tentar colocar trilhas de alimentação demais em uma única camada, elas podem acabar conduzindo corrente excessiva. Nesse caso, pode ser necessária outra camada de alimentação para as trilhas de alta corrente.

À medida que os processadores ficam maiores e precisam suportar mais I/Os em velocidades mais altas, podem ser necessárias várias camadas de plano de alimentação, e cada uma delas deve ter seu próprio plano de terra. Isso é necessário para fornecer capacitância de plano suficiente para manter a impedância da PDN abaixo de um alvo adequado. Impedâncias de PDN abaixo de sub-miliohm na faixa de 100 MHz a 1 GHz são normais em processadores digitais grandes. Exemplos desses processadores incluem CPUs grandes e FPGAs grandes com mais de 1.000 pinos.

Mito 3: Dielétricos de Baixo Dk São Bons para Integridade de Potência

Projetos digitais de alta velocidade frequentemente utilizam materiais FR4 avançados com valores de Dk entre 3 e 4. Esses materiais também tendem a ter baixa dispersão e, quando combinados com o baixo valor de Dk, são benéficos para a integridade de sinal em canais de alta largura de banda. Entretanto, dielétricos de baixo Dk nem sempre são a melhor opção para integridade de potência.

Não é que materiais de baixo Dk sejam “ruins” para integridade de potência, mas sim que um valor de Dk mais alto no par plano de alimentação-terra pode ser uma opção melhor. O motivo é que dielétricos com Dk mais alto fornecem maior capacitância de plano para uma determinada espessura. É por isso que, em alguns casos, um stackup utiliza um material especial conhecido como material de capacitância embutida (ECM). Esses materiais tendem a ter três propriedades importantes:

• Valores de espessura de camada muito pequenos
• Valor de Dk muito alto
• Valor de Df mais alto do que materiais FR4 avançados

O valor mais alto de Df ajuda a amortecer transientes em alta frequência, enquanto o alto valor de Dk e a baixa espessura da camada ajudam a fornecer capacitância de plano muito elevada, alcançando a faixa de GHz. Acima dessas frequências, a impedância da PDN interna ao encapsulamento do processador passa a dominar e determinará a integridade de potência observada nos bumps do die.

• Saiba mais sobre ECMs neste artigo

Dados mostrando a diminuição da impedância da PDN quando um ECM mais fino é usado em um stackup de PCB. Podemos ver com muita clareza que o comportamento ressonante próximo de 1 GHz é bastante reduzido com o uso de um material ECM mais fino. [Fonte: DuPont]

Mito 4: Os Três Valores de Capacitor

A orientação mais comum que você encontrará para a seleção de capacitores de desacoplamento/bypass é usar três valores de capacitor separados entre si por uma década, isto é, 10 µF, 1 µF e 100 nF. Isso pode funcionar bem para ASICs, mas pode rapidamente deixar de funcionar em processadores digitais grandes que exigem baixa impedância de PDN sem picos ressonantes. Isso ocorre porque as ressonâncias podem facilmente exceder o valor de impedância alvo, resultando em transientes intensos nessas frequências, que interferem no fornecimento de energia.

A imagem abaixo, do artigo seminal do Signal Integrity Journal de Eric Bogatin, Steve Sandler e Larry Smith, ilustra por que essa pode não ser a seleção ideal de capacitores para processadores digitais grandes que exigem alimentação em alta largura de banda.

Impedância da PDN com múltiplos valores de MLCC. [Fonte: Signal Integrity Journal]

Embora adicionar mais capacitores reduza a curva de impedância da PDN, pode ser necessário um número extremamente grande deles para reduzir os picos de impedância da PDN abaixo do valor de impedância alvo. Uma abordagem melhor é distribuir os valores dos capacitores além dos três valores indicados na orientação clássica de projeto. Isso pode suavizar os picos de impedância da PDN, resultando em um número total menor de capacitores necessários para manter a curva de impedância abaixo do valor alvo.

Mito 5: Os Capacitores Devem Estar Sempre Próximos aos Pinos VDD/GND

Para processadores menores em encapsulamentos quádruplos e ASICs, essa afirmação é de fato verdadeira, especialmente quando a alimentação não é fornecida com um par de planos de alimentação/terra. Mas, em processadores digitais maiores em encapsulamentos BGA, que exigem pares de planos de alimentação-terra para alcançar os pinos na região interna do encapsulamento, não é possível posicionar todos os capacitores próximos aos pinos de alimentação e terra.

Quando pares de planos de alimentação-terra são usados em um projeto com BGA, a indutância do caminho através do plano é muito menor do que a indutância de qualquer conexão roteada com trilhas e vias. Um par de planos de alimentação/terra se comporta como uma estrutura distribuída de baixa indutância, tipicamente na faixa de 0,1 a 0,5 nH, enquanto uma combinação curta de trilha e via introduz de 1 a 2 nH, e caminhos de trilha mais longos com múltiplas vias podem atingir 5 a 10 nH ou mais.

A tabela abaixo mostra valores de indutância de exemplo para diferentes tipos de conexão, para ilustrar por que o roteamento baseado em planos altera a restrição de posicionamento.

Como o par de planos mantém baixa a indutância da interconexão, independentemente da distância lateral entre um capacitor de desacoplamento e os pinos do processador, capacitores posicionados a vários milímetros de distância do campo do BGA ainda podem fornecer carga de forma eficaz durante eventos transitórios. A restrição determinante não é a proximidade em termos absolutos, mas a indutância do caminho da corrente, e a distribuição baseada em planos mantém essa indutância muito abaixo do que conexões roteadas por trilhas conseguem alcançar.

Quer você precise desenvolver eletrônica de potência confiável ou sistemas digitais avançados, use o conjunto completo de recursos de projeto de PCB e ferramentas CAD de classe mundial da Altium. A Altium oferece a principal plataforma do mundo para desenvolvimento de produtos eletrônicos, completa com as melhores ferramentas de projeto de PCB do setor e recursos de colaboração multidisciplinar para equipes de projeto avançadas. Fale com um especialista da Altium hoje mesmo!