Richtlinien zur Auswahl der richtigen PCB-Via- und Pad-Größe

Zachariah Peterson
|  Erstellt: January 4, 2022  |  Aktualisiert am: January 24, 2023
Richtlinien zur Auswahl der richtigen PCB-Via- und Pad-Größe

Die Auswahl der richtigen PCB-Via und Pad-Größe für Ihr Projekt ist einer der Aspekte im PCB-Design und -Layout, die zunächst einfach erscheinen mögen, aber letztlich einer komplexen Lösung erfordern - da sie mit vielen wichtigen Bereichen der Fertigung zusammenhängen. Offensichtlich stehen PCB-Vias und PCB-Pads in Beziehung zueinander: jedes Via hat ein Landing Pad - sollte es zumindest - welches dieses unterstützt und genügend Platz bietet, um Leiterbahnen in das Via-Pad zu routen. Bei der Abstimmung von PCB-Pad- und Via-Größen sind einige Richtlinien zu beachten; die Übereinstimmung ist ein wichtiges Element für die DFM sowie Zuverlässigkeit.

Die PCB-Pad-Größe, die Sie für Ihr Design auswählen, ist dabei für einen weiteren Designaspekt relevant: die Restringe. Dieser Aspekt taucht schon während der Herstellung auf. Gemäß der IPC-Normen beziehen sich die Anschlussflächen für Vias auf die Anzahl der Lagen, die Lochgröße der Vias und die Dicke der Beschichtung. Die Anschlussfläche sollte so bemessen sein, dass der bei Produktion hergestellte Restring ausreichend groß ist. Dies ist jedoch einer der Bereiche, in denen konkrete Lösungen schwer zu finden sind - zumindest solche, die über die bloße Antwort auf die Frage „Was ist ein Restring?” hinausgehen. In diesem Artikel werden wir uns daher mit einer umfangreicheren Antwort beschäftigen. Zudem werden wir uns anschauen, welche Beziehung all dieses zu zwei wichtigen IPC-Normen aufweist.

Grundlagen zu PCB-Via- und Pad-Größen

Jedes Via sollte ein Landing-Pad auf den Oberflächenschichten haben, wo Leiterbahnen eine elektrische Verbindung herstellen können. Die Frage ist hier, wie groß das Via-Pad sein sollte. Bei der Auswahl einer geeigneten Anschlussflächengröße für ein Via gibt es einige richtungsweisende Punkte:

  • Herstellungskosten: Die Entscheidung für ein größeres PCB-Via führt zu niedrigeren Herstellungskosten - wie ich es schon in einem älteren Artikel über Kostenvoranschläge erläutert habe. Größere Vias erfordern wiederum größere Pads.
  • Leiterbahnbreite: Es ist allgemein anerkannt, dass ein Pad etwas größer als ein Via sein sollte. Wenn Sie also eine große Leiterbahnbreite verwenden, z. B. eine große impedanzkontrollierte Leiterbahn, benötigen Sie ein größeres Pad. Beachten Sie, dass hier jedoch nicht unbedingt ein großes Via erforderlich ist.
  • Zuverlässigkeit: Größere Anschlussflächen sind zuverlässiger. Wie wir sehen werden, geht es in diesem Artikel genau darum... Die IPC-Normen geben einige Informationen hierzu und legen fest, ob ein bestimmter Bohrschlag einen Defekt im Via-Pad verursachen mag.
  • Via-Typ und Anzahl der Lagen: Wie wir noch sehen werden, wirkt sich auch die Anzahl der Lagen auf die Pad-Größe aus. Dies ist dann der Fall, sobald die Lagenanzahl gemäß IPC-2221-Norm 8 Lagen überschreitet.

Vor diesem Hintergrund beginne ich gerne zuerst mit der Auswahl der Via-Größe, die vorrangig für die Leiterplatte verwendet wird. Dann erst lege ich die Größe des Landing-Pads fest, so dass er die Vorgaben einer bestimmten IPC-Anforderungsklasse erfüllt. Hier müssen wir auch die Größe des Restrings berücksichtigen, welcher während der Herstellung auf der Leiterplatte verbleibt.

Pad-Größen basierend auf Restringen

Im Folgenden betrachten wir Vias mit Durchgangslöcher auf starren Leiterplatten. Für übrige Arten von Leiterplatten, wie etwa Flex- oder HDI-Design, gibt es andere Anforderungen an Restringe, die zur Berechnung der Via-Größe verwendet werden müssen. Im letzten Abschnitt dieses Artikels finden Sie einige weitere Normen, die maßgeblich für das PCB-Layout und die Leistungsqualifizierung sind.

Wenn wir uns die IPC-2221-Standards näher ansehen, finden wir eine simple Definition für Restringe - die für externe und interne Anschlussflächen gilt. Einige Designer verwenden dabei die Begriffe „Restring”, „Anschlussfläche”, „Pad”, etc. synonym. Diese Definitionen sind in der folgenden Grafik dargestellt oder auch in der IPC-2221A-Norm (Abschnitt 9.1.2) zu finden:

Restring bei einem PCB grafisch dargestellt
Restring-Definition gemäß den Normen IPC-2221 und IPC-6012.

Sie können die IPC-2221-Norm als Dokument über diesen Link herunterladen. Wenn Sie die neuere IPC-6012-Norm verwenden möchten, können Sie auf diese hier zugreifen.

Hier finden wir nun zwei Arten von Definitionen für Restringe: Einmal benannt als Abstand von fertiger Lochwand zur Kante des Pads (externe Lagen) oder als Abstand von Bohrlochwand zur Kante des Pads (interne Lagen). Während der Fertigung findet die Bohrung nach dem Ätzprozess statt. Ein CNC-Bohrer kann allerdings zwischenzeitlich wandern, was dazu führen kann, dass er möglicherweise nicht den Totpunkt im Via-Pad richtig trifft. Infolgedessen bleibt ein Restring übrig - wie oben dargestellt. Daher sollte das Pad auf Ihrem Via mindestens so groß sein, dass etwaige Bohrerwanderungen ausgeglichen werden können. Dazu gilt es genügend Kupfer übrig zu lassen, um sicherzustellen, dass der oben gezeigte minimale Restring immer noch aufgenommen werden kann und keinen Defekt erzeugt. Wenn die in den Tabellen und der Abbildung unten angegebenen Grenzwerte nicht eingehalten werden, kann es dazu führen, dass bestimmte Vias als defekt gewertet und das gesamte Board letztlich weggeworfen werden muss.

Die Berechnung der Dimensionierung beinhaltet eine Gleichung, die auch in den Normen IPC-2221 und IPC-6012 zu finden ist. Der minimale Via-Pad-Durchmesser berechnet sich hiernach wie folgt:

L = a + 2b + c

Legende:

  • a = Durchmesser des fertigen Lochs (externe Lagen) oder Durchmesser des Bohrlochs (interne Lagen)
  • b = Mindestgröße Restring (siehe oben)
  • c = Mindestzugabe für die Standardfertigung von Verbindungsflächen (siehe nachstehende Tabelle)

Die Mindestgrößen für Restringe, wie in den Normen IPC-2221 und IPC-6012 definiert, sind in der folgenden Tabelle aufgeführt.

Produktklasse

2221, Extern

2221, Intern

6012, Extern

6012, Intern

Klasse 1

2 mil

1 mil

Weniger als 180° Breakout

Nicht weniger als 20 % Reduzierung der Pad-Leiterbahnbreite

Klasse 2

2 mil

1 mil

Weniger als 90° Breakout

90° Breakout erlaubt

Klasse 3

2 mil

1 mil

2 mil

1 mil

Schließlich haben wir die folgenden Fertigungsangaben, die in der obigen Formel verwendet werden:

Klasse A

Klasse B

Klasse C

16 mil

10 mil

8 mil

*Für IPC-2221: Fügen Sie 20 mil hinzu, falls mehr als 8 Lagen verwendet werden oder per Unze, wenn das Kupfergewicht größer ist als 1 oz./qm. Als Anmerkung: Diese Ergänzungen werden in der neueren IPC-6012-Norm ignoriert.

Im Gegensatz zur IPC-2221, werden die IPC-A-600- und IPC-6012-Normen in der Regel eher für Prüfungskriterien in der Leiterplattenherstellung herangezogen. Das macht die IPC-2221-Norm dabei nicht ungültig. Es ist nur so, dass die IPC-6012-Norm moderner ist und wichtige Daten aus IPC 2221, IPC 4101 und weiteren Qualitätsanforderungen vereint. Mit der Anwendung der obigen Formel und der Festlegung von Fertigungsgrenzen soll letztlich ein mögliches Breakout verhindert werden. Was genau bei einem Breakout nämlich passieren kann, zeigt die untere Abbildung: Hier liegt das Bohrloch teilweise über dem Rand des Pads. Sollte die Leiterbahn selbst nun sehr dünn und die Pad-Größe zu klein sein, kann ein wandernder Bohrer sogar dazu führen, dass der Bohrschlag die Verbindung zwischen Pad und Leiterbahn komplett durchtrennt.

PCB-Restringe: Bei b > 0 bleibt zum Rand des Pads ein Abstand AR, bei b = 0 durchtrennt das Bohrloch das Pads, bei b < 0 liegt das Bohrloch teilweise außerhalb des Pads.
[Bild angepasst von Sierra Circuits]

Um bei einem Produkt der Klasse 2 ein Breakout zu verhindern, gilt es eine Tangente anzustreben (siehe Bild oben). Hierzu können wir in der obigen Formel für die Restringgröße b = 0 gleichsetzen.

All dies führt zur folgender nützlichen Richtlinie:

  • Um zu verhindern, dass die Leiterbahn vom PCB-Pad getrennt wird, können Sie sich für ein oversized Pad mit einem Bohrlochdurchmesser entscheiden, der kleiner als die Leiterbahnbreite selbst ist. Falls dies nicht möglich ist, können Sie Teardrops auf die Verbindung der Leiterbahn zum Pad auftragen, um ein Breakout zu verhindern.

Hersteller streben in der Regel die Produktklasse C an, welche für die feinsten Toleranzgrenzen in der PCB-Herstellung steht. Die Klassen A und B hingegen werden seltener verwendet. Dies wird oft getan, um die Einhaltung der IPC-Standards auch wirklich sicherzustellen. Die Standards selbst verraten Ihnen jedoch nicht, wie Sie eine Leiterplatte in der Praxis dann entwerfen oder welche spezifische Pad-Größe Sie verwenden sollten. Die Normen stellen lediglich Zielvorgaben dar: sie definieren, was letztlich eine gelungene Fertigung ausmacht. Design- und Fertigungsteams müssen dann in der Praxis geschickt Wege finden, um diese Vorgaben umzusetzen.

Nachdem wir all diese Informationen haben: Wie kann man nun die Herstellbarkeit und Zuverlässigkeit am besten gewährleisten? Meiner Ansicht nach sollten Sie sich an die Anforderung der Klasse 2 halten, wenn Sie sich keine Sorgen um die Restringgröße machen wollen. Das bedeutet, dass die Pad-Größe dem Durchmesser entsprechen sollte, den Sie in Ihre Designwerkzeuge eingeben, plus die Fertigungszugabe. Mit anderen Worten: Sie nehmen nur b = Beschichtungsdicke für externe Lagen und b = 0 für innere Lagen. Im Fall von Klasse 3 muss das Pad etwas größer sein und wir müssen auch die 2-mil-Anforderung für den Durchmesser der fertigen Beschichtung für das Pad berücksichtigen.

Beispiel: 10 mil Bohrloch, Fertigungszulassung Klasse C

Angenommen, wir haben ein 10-mil-Bohrloch für ein Via, das der IPC-Klasse 3 entsprechen soll. Wenn das Via bis zur Mindestdicke der Lochwand (1 mil) plattiert ist, können wir nun die Fertigungszugabe der Klasse C verwenden, um die erforderliche PCB-Pad-Größe zu bestimmen.

Bei einem Bohrlochdurchmesser von 10 mil hätten wir somit eine fertige Lochgröße von 8 mil mit einem Pad-Mindestdurchmesser von 20 mil auf allen Lagen. Diese Berechnung müsste dann folgende Parameter verwenden:

  • a = 8 mil für externe Lagen, 10 mil für interne Lagen
  • b = 2 mil extern, 1 mil intern
  • c = 8 mil auf allen Lagen

Wenn wir gemäß Klasse 2 entwerfen wollen, dann sollten wir als b-Wert auf den externen Lagen nur b = Plattierungsdicke (aus Sicherheitsgründen 1 mil) setzen und auf den internen Lagen b = 0 verwenden. Dies bedeutet, dass wir für ein 10-mil-Bohrloch mit 1-mil-Via-Wandplattierung ein Pad mit 18 mil Durchmesser auf allen Lagen benötigen würden. Verwenden Sie für Klasse 2 sicherheitshalber einfach L = Lochgröße + 8 mil auf allen Vias. Ich würde dasselbe für Klasse 1 tun. Dies ist auch der einfachste Weg, Ihre Via-Platzierungen während des Routings zu definieren - ohne einen benutzerdefinierten Pad-Stack festlegen zu müssen.

Jenseits von Durchgangslöchern und IPC-2221/IPC-6012

An dieser Stelle ist es wichtig darauf hinzuweisen, dass die oben angeführte Liste mit Anforderungen nur gültig für "Durchgangsloch"-Vias auf starren Leiterplatten ist - die zumeist vorherrschende Via-Form. Wenn hingegen "Blind"- oder "Buried"-Vias verwendet werden sollten, sind die Anforderungen an Restringe anders und hängen maßgeblich vom Herstellungsprozess selbst ab - bspw. Laserbohren vs. mechanisches Bohren. Sobald ein Via klein genug ist, um als Mikro-Via zu gelten und HDI-Leiterplatten-Fertigungsverfahren verwendet werden, gelten wiederum andere Anforderungen für die Begrenzungen der Restringe und die Pad-Größen.

Die Normen IPC-2221 und IPC-6012 sind die grundlegenden Standards, die am häufigsten für starre Leiterplatten genannt werden. Es gibt darüber hinaus Normen, die für andere Arten von Leiterplatten spezifisch sind. Diese Normen erweitern die allgemeinen Design-Richtlinien und Standards in IPC-2220/2221 für Anwendungen wie etwa Hochfrequenz-Leiterplatten, HDI-Design, flexible und starr-flexible PCBs und weitere Arten von Leiterplatten. Bei diesen Designs wiederum gilt es dann weitere spezifische Punkte für die Herstellung zu bedenken. 

Sollten Sie während des Routings einmal Anforderungen für Via- und/oder PAD-Größen durchsetzen müssen, greifen Sie am besten auf das Set der Routing-Funktionen innerhalb des Altium Designer® zurück. Die hier integrierten Werkzeuge sowie das Draftsman-Programm erstellen für Sie automatisch eine Dokumentation. Mit dieser können Sie sicherzustellen, dass die Leistungsanforderungen für Ihr Produkt auch wirklich die Fertigungsanweisungen widerspiegeln. Enthalten ist zudem eine Bohrtabelle, in der die Bohrdurchmesser weiter spezifiziert sind. Wenn Sie Ihr Design fertiggestellt haben und die Dateien nun für Ihren Hersteller freigeben möchten, können Sie dies mittels der Altium 365™-Plattform einfach tun. Diese ermöglicht es Ihnen mit verschiedenen Playern zusammenzuarbeiten und Projekte effizient zu teilen.

Wir haben nur an der Oberfläche dessen gekratzt, was mit Altium Designer auf Altium 365 möglich ist. Starten Sie noch heute Ihre kostenlose Testversion von Altium Designer und Altium 365.

Über den Autor / über die Autorin

Über den Autor / über die Autorin

Zachariah Peterson verfügt über einen umfassenden technischen Hintergrund in Wissenschaft und Industrie. Vor seiner Tätigkeit in der Leiterplattenindustrie unterrichtete er an der Portland State University. Er leitete seinen Physik M.S. Forschung zu chemisorptiven Gassensoren und sein Ph.D. Forschung zu Theorie und Stabilität von Zufallslasern. Sein Hintergrund in der wissenschaftlichen Forschung umfasst Themen wie Nanopartikellaser, elektronische und optoelektronische Halbleiterbauelemente, Umweltsysteme und Finanzanalysen. Seine Arbeiten wurden in mehreren Fachzeitschriften und Konferenzberichten veröffentlicht und er hat Hunderte von technischen Blogs zum Thema PCB-Design für eine Reihe von Unternehmen verfasst. Zachariah arbeitet mit anderen Unternehmen der Leiterplattenindustrie zusammen und bietet Design- und Forschungsdienstleistungen an. Er ist Mitglied der IEEE Photonics Society und der American Physical Society.

Ähnliche Resourcen

Verwandte technische Dokumentation

Zur Startseite
Thank you, you are now subscribed to updates.