Berechnung der Leiterbahninduktivität auf PCBs: Wie breit ist zu breit?

Nicht alle Entwurfsregeln sind in jeder Situation anwendbar, und sie werden oft ohne Kontext kommuniziert. Eine spezielle Regel für die Dimensionierung von Leiterbahnen ist, immer breitere Leiterbahnen zu wählen, wenn möglich. Im Gegensatz zu vielen Daumenregeln, die ich gesehen habe, hat diese spezielle Regel für Leiterbahnen einige Verdienste. Wenn Sie jedoch die Impedanz von Leiterbahnen kontrollieren und gleichzeitig das Klingeln reduzieren müssen, müssen Sie die Breite der Leiterbahnen sorgfältig steuern, um sicherzustellen, dass die Übertragungsleitungen die gewünschte Impedanz innerhalb einer bestimmten Toleranz haben. Lassen Sie uns einen Blick auf die grundlegenden Formeln für die Induktivität von PCB-Leiterbahnen zur Dimensionierung von Leiterbahnen werfen und wie man die Impedanz innerhalb Ihres Toleranzbereichs hält.

PCB-Leiterbahninduktivität: Impedanz vs. Formeln für Leiterbahnbreite

Ich habe diesen Punkt in vorherigen Artikeln speziell für Oberflächenmikrostreifen und symmetrische Streifenleitungen angesprochen. Für Mikrostreifenleitungen sind die IPC-2141-Formeln nur innerhalb eines bestimmten Impedanzbereichs hochgenau. Sie sollten die genaueren Waddell-Gleichungen verwenden, um die Impedanz von Mikrostreifenleitungen zu bestimmen:

Ähnliche Gleichungen wurden für symmetrische Streifenleitungen, eingebettete Mikrostreifen, koplanare Wellenleiter und versetzte/asymmetrische Streifenleitungen entwickelt. Zunächst werde ich die Diskussion auf Mikrostreifen beschränken, aber Sie können dem Prozess, den ich hier umreiße, auch für andere Leiterbahnengeometrien folgen. Beachten Sie, dass die obige Gleichung für einseitige Oberflächen-Mikrostreifen gilt, die von allen anderen Signalleitungen isoliert sind.

Was ich jetzt tun werde, ist die obigen Gleichungen zu verwenden, um den korrekten w-Wert zu bestimmen, der die minimale Leiterbahninduktivität pro Längeneinheit für einen spezifizierten Impedanzwert der Leiterbahn bietet. Dieses Bedürfnis, die Induktivität pro Längeneinheit zu minimieren, ist ziemlich wichtig, da die Dämpfungskonstante für jedes transiente Klingelsignal (beachten Sie, dass wir hier nicht von Reflexionen sprechen) umgekehrt proportional zur Induktivität der PCB-Leiterbahn ist. 

Kontrolle der PCB-Leiterbahninduktivität und -Impedanz

Wenn Sie sich die obigen Gleichungen ansehen, werden Sie feststellen, dass es drei wichtige geometrische Parameter gibt, die beim Dimensionieren von Leiterbahnen und PCB-Leiterbahninduktoren zu berücksichtigen sind. Auf einer echten Platine werden Sie einige Einschränkungen bezüglich des Wertes von h haben, der von der Dicke der Platine und der Schichten abhängt. Sie werden auch in Bezug auf die Dicke der Leiterbahn begrenzt sein, die proportional zum Kupfergewicht ist, das Sie für Ihre Platine verwenden. Das bedeutet, dass Sie die obigen Gleichungen in einem Optimierungsproblem verwenden können, während Sie die Schichtdicke und das Kupfergewicht Ihrer Platine als Einschränkungen berücksichtigen.

Hier ist der wichtige Parameter, der bestimmt werden muss, (w/h) für einen gegebenen Wert von (t/h), Substrat-Dielektrizitätskonstante und gewünschten Impedanzwert. Es gibt eine unendliche Anzahl von Paaren dieser Werte, die die charakteristische Impedanzgleichung lösen werden. Wenn Sie das höchste Maß an Dämpfung für transientes Klingeln bereitstellen möchten, dann müssen Sie den Wert von (w/h) bestimmen, der die Induktivität pro Längeneinheit minimiert. Dies kann als ein Problem des Minimierens der effektiven Dielektrizitätskonstante für einen gegebenen (t/h) Wert, Substrat-Dielektrizitätskonstante und gewünschten Impedanzwert umformuliert werden. Die Induktivität pro Längeneinheit, Kapazität pro Längeneinheit, Substrat-Dielektrizitätskonstante und Impedanz sind wie folgt in dieser PCB-Leiterbahninduktivitätsformel miteinander verbunden:

Sie könnten sicherlich versuchen, dies grafisch oder durch aufeinanderfolgende manuelle Berechnungen zu tun. Wenn Sie versuchen, dies durch Berechnen kritischer Punkte aus Ableitungen zu tun, werden Sie mit einem Satz von Produkten transzendentaler Gleichungen enden (ein stückweise und ein kontinuierliches!), die numerisch für verschiedene Werte von (t/h) und Dk gelöst werden müssen. Obwohl dies prinzipiell ein lösbares Problem ist, ist es aufgrund der nichtlinearen stückweisen Natur der effektiven Dielektrizitätskonstante und der Tatsache, dass es drei relevante geometrische Parameter gibt, eindeutig nicht praktikabel.

Die beste Option, um diese Art von Problem zu lösen, ist die Verwendung eines iterativen Optimierungsalgorithmus, um die Werte von (w/h) und (t/h) zu bestimmen, die die Induktivität pro Einheitslänge der PCB-Leiterbahn minimieren. Dieses Problem kann leicht mit einem Gradientenabstiegsalgorithmus, einem evolutionären Algorithmus, der Kuhn-Tucker-Methode oder einem anderen nichtlinearen Optimierungsalgorithmus gelöst werden. Dies ermöglicht es Ihnen, praktische obere und untere Grenzen für den Wert von (w/h) zu definieren. Sie können auch Grenzen für den Wert von (t/h) festlegen und dieses Verhältnis als Optimierungsvariable verwenden, wenn Sie möchten.

Glücklicherweise ist dieses Problem einfach genug, um es mit dem Solver-Tool in Excel zu lösen. Ich habe eine einfache Tabelle erstellt, die das folgende Minimierungsproblem mit Waddells Gleichungen und der Gleichung für PCB-Induktivitäten löst. In der folgenden Gleichung sind a und b Konstanten, die praktische Maximalwerte von (w/h) und (t/h) definieren; diese können vom Designer gewählt werden:

In dieser Formel für die Induktivität von PCB-Leiterbahnen besteht das Ziel darin, die Werte von (w/h) und (t/h) zu bestimmen, die L (wie oben definiert) minimieren, während die Impedanz der Leiterbahn konstant gehalten wird. Wenn Sie möchten, können Sie einen spezifischen Wert von t aus dem Kupfergewicht festlegen, und der Wert von h kann vom Designer für einen gegebenen t-Wert (Schichtdicke) gewählt werden.

Beispiel 1: Variierendes Kupfergewicht und Schichtdicke

In diesem ersten Beispiel werde ich das Kupfergewicht und die Schichtdicke (d.h. den Wert des Verhältnisses (t/h)) als Optimierungsvariable zulassen. Die dielektrische Konstante des Substrats beträgt Dk = 4. Für die oben aufgeführten Einschränkungen habe ich a = 5 und b = 2 gewählt. Bei meinen Ergebnissen finde ich, dass die minimale Induktivität 290 nH pro Meter beträgt, wenn (w/h) = 1,572332 und (t/h) = 1,213156 ist.

Bei der Interpretation der Ergebnisse sollte offensichtlich sein, dass die Leiterbahnbreite nicht unbegrenzt erhöht werden kann, ohne die Impedanz der Leiterbahn zu ändern; es gibt eindeutig eine optimale Leiterbahnbreite, die die Übertragungsleitung optimiert. Der Designer hat einen verbleibenden Parameter, der gewählt werden muss: die Schichtdicke h. Sobald dies vom Designer gewählt wurde, können die Werte von w und t leicht aus den oben aufgeführten berechneten Verhältnissen bestimmt werden.

Beispiel 2: 1 oz/qm Kupfergewicht, 4-Lagen-Platine

Dieses Beispiel zeigt eine praktischere Situation. Ich habe das oben genannte Optimierungsproblem für eine Platine mit einem Kupfergewicht von 1 oz/qm (Leiterbahndicke t = 0,035 mm) und einer standardmäßigen 4-Lagen-Platine mit gleich großen Schichten (h = 0,393 mm) mit einem realen dielektrischen Konstanten Dk = 4 durchgeführt. Da ich die Werte von t und h gewählt habe, ist das Verhältnis (t/h) nicht länger eine Optimierungsvariable, da (t/h) = 0,089172 beträgt. Für die Beschränkung von (w/h) habe ich a = 5 gewählt. Bei meinen Ergebnissen finde ich, dass die minimale Induktivität 292 nH pro Meter beträgt, wenn (w/h) = 1,92445 ist. Da meine Schichtdicke 0,393 mm beträgt, ist die erforderliche Leiterbahnbreite für diesen speziellen PCB-Leiterbahninduktivitätswert w = 0,7563 mm (~30 mils).

Als eine Art Schnellprüfung können wir schnell die Gesamtinduktivität einer Leiterbahn berechnen, die mit dieser Methode bestimmt wurde, und sie mit typischen Werten vergleichen. Die Induktivität einer ~1 Zoll langen Leiterbahn wird üblicherweise mit 5 bis 10 nH angegeben. Für die von mir mit diesem Modell optimierte Leiterbahn beträgt die Gesamtinduktivität bei einer Länge von 1 Zoll 7,4168 nH, was innerhalb des Bereichs liegt, der normalerweise für kleine PCB-Leiterbahnen gemessen wird. Zusätzlich können Sie, wenn Sie sich das IPC 2152 Nomogramm ansehen, sofort diese Ergebnisse verwenden, um den Temperaturanstieg für einen gegebenen Strom in dieser Leiterbahn zu bestimmen.

Wenn Sie Interesse daran haben, eine Kopie dieser Tabelle zu erhalten, senden Sie eine Anfrage an contact@nwengineeringllc.com. Der eingebaute evolutionäre Optimierungsalgorithmus in Excel benötigt eine erhebliche Zeit, um zu konvergieren, obwohl er etwas genauere Ergebnisse liefern wird als der eingebaute GRG nichtlineare Algorithmus. Man kann diese Methode leicht für andere Leiterbahngeometrien anpassen und ähnliche Ergebnisse erzielen.

Muss es genau sein?

Die einfache Antwort lautet "nein", Ihre Breite muss nicht exakt sein. Das Maß an Genauigkeit, das Sie benötigen, hängt von der zulässigen Abweichung der charakteristischen Impedanz in Ihrem speziellen Signalstandard oder Interconnect-Design ab. Umgekehrt hängt es auch von der Dk-Abweichung ab, die Sie von Ihrem Hersteller akzeptieren können. Die oben genannte Methodik geht von einem Dk-Wert aus und wendet keine Toleranz auf die Impedanz an, aber wenn Ihr Hersteller kein Material mit einem spezifischen Dk-Wert zur Verfügung hat, müssen Sie möglicherweise einen anderen Dk-Wert in Ihrem Lagenstapel akzeptieren.

Um dieses Problem zu behandeln, können Sie zwei mögliche Ansätze verfolgen:

1. Durchlaufen Sie einen möglichen Bereich von Dk-Werten und bestimmen Sie eine minimale und maximale Breite für Ihren Dk-Bereich.
2. Legen Sie obere und untere Werte für eine akzeptable Impedanz fest und führen Sie den Optimierer für jeden aus, um einen akzeptablen Leiterbahnbreitenbereich zu erhalten.

Diese Analyse ist wichtig, um sicherzustellen, dass Sie Ihre Platine mit einer ausreichend breiten Palette von Materialien und bei einer breiten Palette von Herstellern produzieren können. Wenn Sie Ihre Breiten- und Dk-Toleranzen vor der Fertigung kennen, können Sie schnell Vorschläge zur Fertigung von Herstellern bewerten, sollten sie versuchen, Ihren Stackup zu ändern.

Die Routing- und Impedanzberechnungswerkzeuge in Altium Designer® können Ihnen dabei helfen, die richtige PCB-Leiterbahninduktivität und -breiten zu erhalten, dank des integrierten Feldlösers im Layer Stack Manager. Dieses Werkzeugset interagiert direkt mit Ihren Routing-Funktionen und Designregeln und stellt sicher, dass Sie eine konsistente Impedanz aufrechterhalten können, während Sie die Einschränkungen der Leiterbahnbreite auf Ihrer Platine erfüllen. Sie haben auch Zugang zu einer Vielzahl von Längen-/Verzögerungsabstimmungsfunktionen für Hochgeschwindigkeitsdesigns.

Jetzt können Sie eine kostenlose Testversion von Altium Designer herunterladen und mehr über die branchenführenden Layout-, Simulations- und Produktionsplanungswerkzeuge erfahren. Sprechen Sie noch heute mit einem Altium-Experten, um mehr über PCB-Leiterbahninduktoren oder PCB-Leiterbahninduktivitätsformeln zu erfahren.