Jeu de puissance - Concevoir avec succès des systèmes de distribution d'énergie

Dans l'industrie, l'élément de conception qui continue de poser le plus de problèmes est le système de distribution d'énergie (PDS). Et, en tant que cabinet de conseil, depuis plusieurs années, la majorité des problèmes pour lesquels nous avons été sollicités se sont toujours concentrés sur les problèmes de PDS. Comme mentionné dans mon blog précédent sur les traces de garde et leur inefficacité, chaque fois que nous avons été appelés à résoudre un problème d'EMI, nous avons toujours fini par réparer le PDS.

Cet article discutera de l'évolution des défis de conception de PDS, de leur origine et des méthodes utilisées pour les atténuer. La deuxième partie de cet article aborde la conception de PDS pour des mises en œuvre à ultra faible puissance.

Un peu d'histoire et beaucoup de problèmes

Tout d'abord, quelques bases : tous les PDS ont à la fois une inductance (exprimée en Lp) et une résistance (exprimée en Rp) en série là où le courant circule. À faibles courants, la résistance ne vous dérange pas. À basses fréquences, l'inductance non plus. Dès que vous commencez à augmenter en fréquence, l'inductance devient une source majeure de dégradation.

Alors, faisons un petit pas en arrière pour voir quand des éléments tels que l'inductance et la résistance sont devenus des sujets de préoccupation. Plus important encore, nous pouvons voir où le "magie noire" de la conception de PDS a commencé à jouer un rôle.

Lorsque nous avons commencé à utiliser des cartes à deux faces, les temps de montée des signaux sur celles-ci étaient parfois de plusieurs dizaines de nanosecondes. Le contenu en fréquence était vraiment bas et, en conséquence, les pistes sur les cartes ne posaient pas de problème. Toute l'alimentation était routée avec des pistes et non des plans. Vous pouviez placer un condensateur à travers le chemin de routage de chaque CI, entre +5 et la masse sur chaque CI, et cela suffisait. Puis, l'ECL (logique couplée par émetteur) est apparu.

La technologie ECL n'aurait jamais pu fonctionner sans plans sur les cartes car les temps de montée étaient inférieurs à une nanoseconde. C'est là que l'utilisation de pistes pour la distribution d'énergie est devenue inacceptable. À cause des temps de montée rapides, vous ne pouviez tout simplement pas connecter l'alimentation avec des pistes. Il y avait trop d'inductance. Donc, dès le début de la technologie ECL, il y avait toujours une paire de plans d'alimentation. Les ingénieurs utilisant la technologie ECL dans leurs conceptions comprenaient cela et utilisaient des plans d'alimentation.

Maintenant, passons à la logique TTL (transistor-transistor). Avec le TTL de base, vous pouviez acheminer l'alimentation avec des pistes. Puis est venu l'avènement de l'ASTTL (Advanced Schottky TTL). Il était aussi rapide que l'ECL, mais les ingénieurs qui concevaient des produits avec tentaient d'utiliser les mêmes méthodes qu'avec le TTL lent et les circuits n'étaient pas stables. Le résultat était une EMI (interférence électromagnétique) redoutable. Les gens ont essayé d'utiliser des condensateurs de .1 et .01 microfarad et cela n'a pas fonctionné. Et c'est là que toutes les règles de la "magie noire" ont commencé à apparaître.

Il n'y avait pratiquement pas d'ingénieurs EMI dans le domaine public, et parce que les ingénieurs utilisant le TTL ne comprenaient pas des choses comme les lignes de transmission, la livraison d'énergie et le routage des signaux rapides, ils se sont vraiment mis dans le pétrin. Un produit pourrait échouer lors d'un test EMI sur un champ de tir et l'ingénieur concepteur demanderait à la personne effectuant le test ce qu'il faudrait faire à ce sujet et l'ingénieur de test (qui ne comprenait pas la conception de PDS) citerait quelque chose que quelqu'un d'autre avait fait pour améliorer le problème et cela serait noté sur une liste et diffusé. Ces listes étaient le début des règles de la "magie noire".

Le rôle des condensateurs dans la conception de PDS et au-delà

L'un des résultats des règles de la "magie noire" était que, lorsqu'il était temps de concevoir un PDS, les gens avaient tendance à placer de nombreux condensateurs sur leurs cartes dans le but de résoudre les problèmes de PDS sans vraiment comprendre comment ces condensateurs fonctionnaient ou non. C'est de là que vient la notion de condensateurs de découplage. En réalité, ces condensateurs ne découplent rien du tout. Ils fournissent plutôt une source locale de charge pour soutenir un événement de commutation.

Ils sont mieux désignés sous le nom de "seaux de Coulomb" car ils stockent des coulombs de charge utilisés pour soutenir les événements de commutation. (Un coulomb est l'unité de charge électrique du Système International d'Unités. C'est la charge transportée par un courant constant d'un ampère en une seconde). Si les condensateurs utilisés ne sont pas de la bonne taille ou ne fonctionnent pas aux fréquences concernées, le résultat est un ripple sur Vdd. (Vdd est la borne de l'alimentation électrique qui se connecte à l'extrémité de drain d'un transistor ou d'un circuit intégré MOS ou CMOS. C'est généralement le rail le plus positif de l'alimentation électrique). Un traitement approfondi de ce sujet est présenté dans l'article d'Altium Resource de Lee Ritchey, "Gagner en conception de système de distribution d'énergie", publié le 17 janvier 2019).

En 1995, la faculté EMC de l'Université du Missouri, Rolla, (désormais l'Université des Sciences et Technologies du Missouri) a démontré comment l'utilisation classique des condensateurs pour contourner le PDS n'était pas efficace pour résoudre les problèmes d'EMI (voir Référence 2). (Une haute impédance signifie un fort ripple et un potentiel d'EMI élevé.) La figure 1 montre trois courbes d'impédance vs fréquence résultant de cette étude.

Figure 1. Impédance du PDS vs Fréquence d'après le document de l'UMR

Figure 1. Impédance du PDS vs Fréquence d'après le document de l'UMR

Graphique avec l'aimable autorisation de l'IEEE et de Todd Hubing

En essence, les condensateurs de .1 et .01 microfarad ont amélioré la performance du système d'alimentation (réduit son impédance) jusqu'à environ 70MHZ. À partir de 70MHZ, ils aggravent l'impédance puis finalement, ils ne font plus rien du tout. Plus précisément, c'est l'inductance parasite en série avec les condensateurs qui les rend inutiles après une certaine fréquence. Ce que cette étude a montré, c'est que la seule manière de contrôler l'impédance à haute fréquence (au-dessus de 100MHZ) est d'utiliser la capacité des plans. La quantité de capacité nécessaire peut être déterminée en établissant le nombre de lignes de transmission qui doivent être activées en même temps. Dans les lignes de transmission commutées, la charge est transférée de l'alimentation à la ligne de transmission. À partir de cela, on peut déterminer la taille que doit avoir le dispositif de stockage de charge (ou seau de Coulomb).

Ainsi, pour avoir une opération stable et sans IEM, il doit y avoir un PDS vraiment robuste. Dans ce cas, robuste signifie fournir du courant à des fréquences très élevées (au-dessus de 100MHZ) et cela ne peut être atteint qu'avec une capacité de plan. Une manière évidente de créer une capacité de plan dans un PCB est d'ajouter deux couches de plan à cet effet. Ces couches de plan peuvent être un matériel spécial tel que le ZBC de Sanmina ou d'autres matériaux développés à cet effet. Alternativement, lorsqu'un PCB possède plusieurs plans, ils peuvent être arrangés de telle manière que des paires de plans se trouvent opposées l'une à l'autre à travers un morceau de stratifié ou de préimprégné. Les deux méthodes permettent d'atteindre les résultats souhaités. L'avantage de placer des couches de plan l'une à côté de l'autre plutôt que d'utiliser un matériel spécial tel que le ZBC est qu'aucune prime n'est ajoutée au coût du PCB du fait de l'utilisation du matériel spécial.

Mais, que faites-vous lorsque vous avez des cartes de petite taille, comme les cartes à quatre couches dans une Xbox, où il n'y a pas assez d'espace sur la carte pour avoir une capacité de plan ? La seule solution est de déplacer la capacité de haute qualité sur le boîtier du CI et le die lui-même. Depuis des décennies, des entreprises telles qu'AMD et Intel intègrent de la capacité dans leurs composants parce que la majorité de leurs pièces étaient destinées à des cartes à quatre couches. Mais, jusqu'à il y a sept ou huit ans, les fournisseurs de FPGA n'intégraient pas de capacité dans leurs composants. Cela a conduit à la construction de nombreuses cartes qui ont échoué. Dans certains cas, les entreprises ont dû refaire entièrement leurs produits, ce qui a entraîné des pertes de fenêtres de produits et des coûts de NRE élevés. Dans d'autres cas, les entreprises qui ne pouvaient pas se permettre de refaire leurs produits ou qui ont complètement manqué les fenêtres de marché ont tout simplement fait faillite. Heureusement, maintenant, tous les principaux fournisseurs de FPGA « comprennent » et ont intégré de la capacité dans leurs composants.

Le prochain grand défi a été tous les circuits intégrés qui possèdent un milliard de transistors et nécessitent 100 ampères à 0,9 volts. Ainsi, le défi a été de fournir des courants très élevés à des tensions très basses où il n'y a pas beaucoup de tolérance pour la chute de tension. Cela signifie que le besoin de s'attaquer à la résistance est revenu sur le devant de la scène. Cela a été accompli en réduisant le nombre de couches de signal dans un empilement et en les remplaçant par des plans de masse supplémentaires. Par exemple, dans une carte de 22 couches construite pour un produit de surveillance de réseau à haute vitesse, les quatre couches du milieu sont devenues des plans Vdd et de masse d'une once placés en parallèle.

Mais, maintenant, même changer l'empilement ne suffit pas. Au-delà de l'examen de la tension terminale à la sortie de l'alimentation électrique, il est nécessaire de compenser la chute de tension qui se produit après cela. Pour ces courants très élevés, il y a deux lignes de détection qui font partie d'une boucle de rétroaction. Une ligne va au terminal de masse et l'autre au terminal Vdd. Ces lignes de détection ne sont pas connectées à la sortie de l'alimentation électrique. Au lieu de cela, elles sont transportées tout au long de quelques broches dédiées sur

le Vdd et la masse à l'intérieur du boîtier de l'IC de sorte que la tension soit détectée au niveau du silicium plutôt qu'au niveau de la carte. Celui qui conçoit l'IC doit fournir une broche unique qui est isolée des plans de Vdd et de masse dans le boîtier. Un fournisseur les appelle des « trous de serrure » parce qu'ils vous permettent d'entrer et de mesurer ce qui se passe au niveau de la puce.

Aujourd'hui, il n'est pas rare d'avoir deux ou trois milliards de transistors sur une puce. L'objectif maintenant n'est pas de bourrer plus de transistors sur une puce, mais de les rendre plus rapides. C'est la technologie FinFET où un MOSFET est construit sur un substrat où la grille est placée sur deux, trois ou quatre côtés du canal ou est enroulée autour du canal formant une structure de grille double. Dans cette architecture, vous avez des grilles très étroites de 14nm et le canal se dresse sur deux côtés. C'est ainsi que les fabricants de puces atteignent ces dimensions très petites. C'est aussi la raison pour laquelle la tension doit baisser parce que les épaisseurs d'oxyde sont telles qu'elles ne peuvent pas tolérer de très hautes tensions et il y a une défaillance entre la source et le drain. C'est la technologie qui permet d'atteindre 56Gbps—beaucoup de transistors dans des dimensions très petites avec des couches d'oxyde très fines. Il s'agit tout de performance et de rendre les choses plus rapides à commuter.

Résumé

Au fil de l'histoire des conceptions de PDS, nous sommes passés d'une époque où nous n'avions pas à nous soucier ni de la résistance ni de l'inductance, à une époque où nous avons dû nous préoccuper de la résistance, puis plus tard de l'inductance, et maintenant, nous devons à nouveau nous soucier de la résistance. L'approche pin-on-chip traite de la résistance et les fabricants de puces fournissent cela depuis les sept ou huit dernières années. Ils savent qu'ils doivent prendre en charge les problèmes de PDS à l'intérieur du paquet. Cependant, comme pour la plupart des aspects de notre technologie, il est judicieux de demander aux fournisseurs de CI de fournir une carte de démonstration qui montre comment le CI fonctionne de la manière dont vous en avez besoin avant de vous engager à intégrer le silicium à votre carte.

Référence

1. Ritchey, Lee W. et Zasio, John J., "Right The First Time, A Practical Handbook on High-Speed PCB and System Design, Volumes 1 et 2." 2. Hubing, Todd, etal, "PWB Power Structures: Theory and Design," Université du Missouri, Rolla, novembre 1999.

Voulez-vous en savoir plus sur la manière dont Altium peut vous aider avec votre prochain design de PCB ? Parlez à un expert chez Altium.