Power Play – Erfolgreiches Entwerfen von Stromversorgungssystemen

In der gesamten Branche ist das Designelement, das weiterhin die meisten Probleme verursacht, das Stromversorgungssystem (PDS). Und als Beratungsunternehmen waren in den letzten Jahren die meisten Probleme, zu deren Lösung wir hinzugezogen wurden, immer im Zusammenhang mit PDS-Problemen. Wie in meinem vorherigen Blog über Schutzleiter und deren Ineffektivität erwähnt, jedes Mal, wenn wir aufgefordert wurden, ein EMI-Problem zu lösen, endeten wir immer damit, das PDS zu reparieren.

Dieser Artikel wird die Entwicklung der Herausforderungen im PDS-Design diskutieren, wie sie entstanden sind und welche Methoden verwendet wurden, um sie zu mildern. Teil zwei dieses Artikels befasst sich mit dem PDS-Design für Implementierungen mit extrem niedrigem Stromverbrauch.

Ein bisschen Geschichte und viele Probleme

Zuerst etwas Grundlegendes: Alle PDS haben sowohl Induktivität (ausgedrückt als Lp) als auch Widerstand (ausgedrückt als Rp) in Serie, wo der Strom fließt. Bei niedrigen Strömen stört der Widerstand nicht. Bei niedrigen Frequenzen stört die Induktivität nicht. Sobald Sie jedoch mit der Frequenz nach oben gehen, wird die Induktivität zu einer Hauptquelle der Degradation.

Also, lassen Sie uns ein wenig zurücktreten, um zu sehen, wann Dinge wie Induktivität und Widerstand zu Anliegen wurden. Am wichtigsten ist, dass wir sehen können, wo die „schwarze Magie“ des PDS-Designs ins Spiel kam.

Als wir anfingen, zweiseitige Platinen zu verwenden, waren die Anstiegszeiten der Signale darauf manchmal Dutzende von Nanosekunden. Der Frequenzinhalt war wirklich niedrig und als Ergebnis verursachten die Leiterbahnen auf den Platinen kein Problem. Die gesamte Leistung wurde mit Leiterbahnen und nicht mit Ebenen geroutet. Man konnte einen Kondensator über den Routenpfad jedes ICs setzen, zwischen +5 und Masse bei jedem IC, und das war ausreichend. Dann kam die ECL-Technologie (Emittergekoppelte Logik) auf die Bühne.

ECL-Technologie könnte niemals ohne Ebenen auf den Platinen funktionieren, da die Anstiegszeiten unter einer Nanosekunde lagen. Hier wurde die Verwendung von Leiterbahnen für die Stromverteilung inakzeptabel. Aufgrund der schnellen Anstiegszeiten konnte man einfach keine Leistung mit Leiterbahnen anschließen. Es gab zu viel Induktivität. Also gab es von Anfang an bei der ECL-Technologie immer ein Paar Stromebenen. Ingenieure, die ECL-Technologie in ihren Entwürfen verwendeten, verstanden dies und nutzten Stromebenen.

Nun, lassen Sie uns zu TTL (Transistor-Transistor-Logik) übergehen. Mit grundlegendem TTL konnten Sie die Stromversorgung mit Leiterbahnen verlegen. Dann kam die Einführung von ASTTL (Advanced Schottky TTL). Es war so schnell wie ECL, aber die Ingenieure, die Produkte damit entwarfen, versuchten, die gleichen Methoden zu verwenden, die sie mit langsamem TTL verwendet hatten, und die Schaltungen waren nicht stabil. Das Ergebnis war furchterregende EMI (elektromagnetische Interferenz). Die Leute versuchten es mit 0,1 und 0,01 Mikrofarad-Kondensatoren und es funktionierte nicht. Und das war der Moment, in dem all die Regeln der "schwarzen Magie" zu erscheinen begannen.

Es gab praktisch keine EMI-Ingenieure im öffentlichen Bereich, und weil die Ingenieure, die TTL verwendeten, Dinge wie Übertragungsleitungen, Stromversorgung und das Routing von schnellen Signalen nicht verstanden, gerieten sie in echte Schwierigkeiten. Ein Produkt würde auf einem EMI-Testgelände durchfallen und der Entwicklungsingenieur würde die Person, die den Test durchführte, fragen, was dagegen getan werden sollte, und der Testingenieur (der PDS-Design nicht verstand) würde etwas zitieren, das jemand anderes getan hatte, um das Problem zu verbessern, und es würde auf eine Liste gesetzt und herumgereicht. Diese Listen waren der Ursprung der "schwarzen Magie"-Regeln.

Die Rolle von Kondensatoren im PDS-Design und darüber hinaus

Eines der Ergebnisse der "schwarzen Magie"-Regeln war, dass die Leute, wenn es darum ging, ein PDS zu entwerfen, dazu neigten, viele Kondensatoren auf ihre Platinen zu setzen, in dem Versuch, PDS-Probleme zu beheben, ohne wirklich zu verstehen, wie diese Kondensatoren funktionierten oder nicht funktionierten. Hier kommt die Vorstellung von Entkopplungskondensatoren ins Spiel. In Wirklichkeit entkoppeln diese Kondensatoren nichts. Sie stellen stattdessen eine lokale Quelle der Ladung zur Unterstützung eines Schaltvorgangs bereit.

Sie werden besser als „Coulomb-Eimer“ bezeichnet, da sie Coulombs an Ladung speichern, die zur Unterstützung von Schaltvorgängen verwendet werden. (Ein Coulomb ist die Einheit der elektrischen Ladung im Internationalen Einheitensystem. Es ist die Ladung, die durch einen konstanten Strom von einem Ampere in einer Sekunde transportiert wird). Wenn die verwendeten Kondensatoren nicht die richtige Größe haben oder nicht bei den beteiligten Frequenzen funktionieren, ist das Ergebnis ein Ripple auf Vdd. (Vdd ist der Anschluss der Stromversorgung, der mit dem Drain-Ende eines MOS- oder CMOS-Transistors oder IC verbunden ist. Es ist üblicherweise die positivste Schiene der Stromversorgung). Eine gründliche Behandlung dieses Themas findet sich in Lee Ritcheys Altium Resource Artikel „Win at Power Delivery System Design“, veröffentlicht am 17. Januar 2019).

Im Jahr 1995 demonstrierte die EMC-Fakultät der University of Missouri, Rolla, (jetzt Missouri University of Science and Technology), wie der klassische Einsatz von Kondensatoren zur Umgehung des PDS bei der Lösung von EMI-Problemen nicht effektiv war (siehe Referenz 2). (Hohe Impedanz bedeutet hohe Welligkeit und potenzielles EMI.) Abbildung 1 zeigt drei Impedanz-gegen-Frequenz-Kurven, die aus dieser Studie resultieren.

Abbildung 1. PDS Impedanz vs Frequenz aus UMR-Papier

Abbildung 1. PDS Impedanz vs Frequenz aus UMR-Papier

Grafik mit freundlicher Genehmigung von IEEE und Todd Hubing

Im Wesentlichen verbesserten 0,1 und 0,01 Mikrofarad Kondensatoren die Leistung des Stromsystems (reduzierten dessen Impedanz) bis etwa 70MHZ. Ab 70MHZ verschlechtern sie die Impedanz und schließlich tun sie überhaupt nichts mehr. Speziell ist es die parasitäre Induktivität in Serie mit den Kondensatoren, die sie nach einer bestimmten Frequenz nutzlos macht. Was diese Studie zeigte, war, dass die einzige Möglichkeit, die Impedanz bei hohen Frequenzen (über 100MHZ) zu kontrollieren, die Verwendung von Plattenkapazität ist. Die benötigte Menge an Kapazität kann ermittelt werden, indem bestimmt wird, wie viele Übertragungsleitungen gleichzeitig betrieben werden müssen. Bei schaltenden Übertragungsleitungen wird Ladung vom Stromversorgungssystem zur Übertragungsleitung übertragen. Daraus kann bestimmt werden, wie groß das Ladungsspeichergerät (oder Coulomb-Eimer) sein muss.

Um einen stabilen Betrieb und keine elektromagnetische Interferenz (EMI) zu gewährleisten, muss ein wirklich robustes PDS vorhanden sein. In diesem Fall bedeutet robust, Strom bei sehr hohen Frequenzen (über 100MHZ) zu liefern, und das kann nur mit Plattenkapazität erreicht werden. Eine offensichtliche Methode, Plattenkapazität auf einer PCB zu erzeugen, besteht darin, zwei Plattenebenen zu diesem Zweck hinzuzufügen. Diese Plattenebenen können ein Spezialmaterial wie ZBC von Sanmina oder andere für diesen Zweck entwickelte Materialien sein. Alternativ können, wenn eine PCB mehrere Ebenen hat, diese so angeordnet werden, dass Paare von Ebenen sich gegenüberliegen, getrennt durch ein Stück Laminat oder Prepreg. Beide Methoden erreichen die gewünschten Ergebnisse. Der Vorteil, Plattenebenen nebeneinander zu platzieren, anstatt ein Spezialmaterial wie ZBC zu verwenden, besteht darin, dass durch die Verwendung des Spezialmaterials kein Aufpreis auf die PCB-Kosten entsteht.

Aber was tun Sie, wenn Sie kleine Platinen haben, wie die vierlagigen Platinen in einer Xbox, wo es nicht genug Platz auf der Platine gibt, um Plattenkapazität zu haben? Die einzige Lösung besteht darin, die hochwertige Kapazität auf das IC-Paket und den Chip selbst zu verlagern. Seit Jahrzehnten bauen Unternehmen wie AMD und Intel Kapazität in ihre Teile ein, weil die Mehrheit ihrer Teile auf vierlagigen Platinen verbaut wurde. Aber bis vor sieben oder acht Jahren haben die FPGA-Hersteller keine Kapazität in ihre Teile eingebaut. Dies führte dazu, dass eine Reihe von Platinen gebaut wurden, die fehlschlugen. In einigen Fällen mussten Unternehmen ihre Produkte komplett neu auflegen, was zu verpassten Produktfenstern und hohen NRE-Kosten führte. In anderen Fällen gingen jene Unternehmen, die sich keine Neuauflegungen leisten konnten oder Marktchancen komplett verpassten, einfach pleite. Glücklicherweise haben jetzt alle großen FPGA-Hersteller „verstanden“ und bauen Kapazität in ihre Teile ein.

Die nächste große Herausforderung waren all die ICs, die eine Milliarde Transistoren haben und 100 Ampere bei 0,9 Volt benötigen. Die Herausforderung bestand also darin, sehr hohe Ströme bei sehr niedrigen Spannungen zu liefern, wo es kaum Toleranz für Spannungsabfall gibt. Das bedeutet, dass der Bedarf, den Widerstand anzugehen, wieder ins Spiel kam. Dies wurde erreicht, indem die Anzahl der Signallagen in einem Stackup reduziert und durch zusätzliche Masseebenen ersetzt wurde. Zum Beispiel wurden in einem 22-Lagen-Board, das für ein Hochgeschwindigkeits-Netzwerküberwachungsprodukt gebaut wurde, die mittleren vier Lagen zu ein-Unzen-Vdd- und Masseebenen gemacht, die parallel platziert wurden.

Aber jetzt reicht selbst das Ändern des Stackups nicht mehr aus. Über das Betrachten der Endspannung am Ausgang des Netzteils hinaus besteht die Notwendigkeit, den Spannungsabfall zu kompensieren, der danach auftritt. Für diese sehr hohen Ströme gibt es zwei Sinnesleitungen, die Teil einer Rückkopplungsschleife sind. Eine Leitung geht zum Masseanschluss und die andere zum Vdd-Anschluss. Diese Sinnesleitungen sind nicht am Ausgang des Netzteils angeschlossen. Stattdessen werden sie durch ein paar dedizierte Pins auf

die Vdd und Masse innerhalb des IC-Gehäuses so, dass die Spannung am Silizium und nicht auf der Platine erfasst wird. Wer auch immer den IC entwirft, muss einen einzelnen Pin bereitstellen, der von den Vdd- und Masseebenen im Gehäuse isoliert ist. Ein Anbieter bezeichnet sie als „Gucklöcher“, weil sie es ermöglichen, hineinzugehen und zu messen, was am Die passiert.

Heutzutage ist es nicht ungewöhnlich, zwei oder drei Milliarden Transistoren auf einem Chip zu haben. Das Ziel ist jetzt nicht mehr, mehr Transistoren auf einen Chip zu quetschen, sondern sie schneller zu machen. Dies ist die FinFET-Technologie, bei der ein MOSFET auf einem Substrat gebaut wird, bei dem das Gate an zwei, drei oder vier Seiten des Kanals platziert wird oder um den Kanal herumgewickelt wird und eine Doppelgatestuktur bildet. In dieser Architektur haben Sie sehr schmale Gates von 14nm und der Kanal steht auf zwei Seiten auf. So erreichen Chiphersteller diese sehr kleinen Dimensionen. Das ist auch der Grund, warum die Spannung fallen muss, weil die Oxiddicken so beschaffen sind, dass sie sehr hohe Spannungen nicht tolerieren können und es zu einem Durchbruch zwischen Source und Drain kommt. Dies ist die Technologie, die 56Gbps antreibt – viele Transistoren in sehr kleinen Dimensionen mit sehr dünnen Oxidschichten. Es geht alles um Leistung und darum, Dinge schneller schalten zu lassen.

Zusammenfassung

Im Laufe der Geschichte der PDS-Designs sind wir von einem Punkt, an dem wir uns weder um Widerstand noch um Induktivität kümmern mussten, zu einem Punkt gekommen, an dem wir uns zunächst um den Widerstand und später um die Induktivität kümmern mussten, und nun müssen wir uns wieder um den Widerstand kümmern. Der Pin-on-Chip-Ansatz adressiert den Widerstand, und die Chiphersteller bieten das seit den letzten sieben oder acht Jahren an. Sie wissen, dass sie die PDS-Probleme innerhalb des Pakets besitzen müssen. Dennoch ist es, wie bei den meisten Aspekten unserer Technologie, eine gute Idee, IC-Lieferanten zu bitten, ein Demo-Board bereitzustellen, das zeigt, wie der IC auf die Weise funktioniert, wie Sie es benötigen, bevor Sie das Silizium auf Ihr Board verpflichten.

Referenz

1. Ritchey, Lee W. und Zasio, John J., „Right The First Time, A Practical Handbook on High-Speed PCB and System Design, Volumes 1 and 2.“ 2. Hubing, Todd, etal, „PWB Power Structures: Theory and Design“, University of Missouri, Rolla, November 1999.

Möchten Sie mehr darüber erfahren, wie Altium Ihnen bei Ihrem nächsten PCB-Design helfen kann? Sprechen Sie mit einem Experten bei Altium.