Repérage des variations de l'impédance de la DDR4 dans la conception de PCB haute vitesse

Zachariah Peterson
|  Créé: September 21, 2020  |  Mise à jour: April 13, 2022
Repérage des violations de l'impédance de la DDR4 dans la conception de PCB haute vitesse

Sans les bons outils de conception et d'analyse, le processus de topologie et de routage des interfaces haute vitesse peut s'avérer fastidieux. Les protocoles tels qu'Ethernet, USB, DDR, ou encore MIPI, nécessitent un contrôle précis de l'impédance simple et différentielle dans votre routage de circuit imprimé. Pour ce faire, vous devez concevoir un empilage garantissant un routage à impédance contrôlée (controlled impedance routing) avec une géométrie des pistes et un chemin de retour définis. Sans surprise, certains concepteurs ont du mal à mettre en œuvre les processus de topologie et de routage haute vitesse.

Une fois que vous avez achevé votre topologie et votre routage, vous devez déterminer si ce dernier est correct. Les règles de conception en ligne (DRC) vous aident à respecter les contraintes de conception et à éviter les erreurs de routage susceptibles de compromettre l'impédance, d'engendrer une diaphonie excessive et de générer une susceptibilité électromagnétique. Lorsque vous êtes confronté à des anomalies, telle qu'une variation de l'impédance, il peut s'avérer difficile d'identifier et de corriger le problème sans le solveur de champ adapté.

Altium Designer® offre aux concepteurs de PCB un ensemble de fonctionnalités de topologie et de routage mondialement reconnues. De plus, il s'intègre directement aux utilitaires de solveur de champ du logiciel Ansys SIwave®. Les fonctionnalités combinées de ces outils permettent aux concepteurs d'accéder à plusieurs solveurs de champ intégrés pour exécuter des analyses d'intégrité du signal, de l'alimentation et des interférences électromagnétiques directement à partir des données de routage du circuit imprimé. Voyons comment ces outils peuvent être utilisés pour identifier les variations de l'impédance de la DDR4 et en comprendre la cause.

Webinaire organisé en collaboration avec Ansys Altium

À quoi servent les variations de l'impédance ?

Dans un autre article de blog, nous avons examiné le projet d'exemple Mini PC préconfiguré avec Altium Designer. Grâce au solveur hybride de SIwave, nous avons pu identifier un problème d'interférence électromagnétique dans la section DDR4 de la carte. Celui-ci était lié à l'impédance du plan d'alimentation du circuit, en particulier au signal PLL_1V8 (couche 6). En plus d'exécuter des DRC, d'autres mesures essentielles de l'intégrité du signal doivent être vérifiées dans le routage avant que celui-ci ne soit approuvé. Voici quelques exemples :

  • Variations de l'impédance sur tous les signaux à impédance contrôlée
  • Chemins de retour pour les signaux haute vitesse
  • Diaphonie entre les signaux haute vitesse
  • Extraction des paramètres S, Y et Z sur les signaux critiques
  • Extraction des parasites sur les signaux critiques

Pendant la phase de routage, il n'est pas toujours simple de repérer les variations de l'impédance sur des signaux spécifiques. Bien qu'Altium Designer vous permette de définir un profil d'impédance pour des classes de signaux spécifiques et de router facilement des pistes à impédance contrôlée (Altium Impedance Controlled Routing), l'impédance perçue par les signaux sur une piste peut changer à mesure que vous travaillez sur le routage. Après avoir modifié la forme des plans et des zones de coulée du cuivre, vous pouvez modifier l'impédance des signaux critiques dans le routage. De même, lorsque vous achevez le routage d'une carte complexe, il est possible qu'un concepteur place une rupture dans le chemin de retour d'un signal critique. C'est pourquoi il est primordial d'utiliser des outils de vérification en plus du moteur DRC intégré à Altium Designer.

Une fois que vous avez terminé votre routage dans Altium Designer, grâce aux solveurs de champ d'Ansys SIwave, vous pouvez repérer les variations de l'impédance dans une piste. L'extension Ansys EDB Exporter d'Altium Designer vous permet de vous interfacer facilement avec SIwave et d'exécuter des simulations directement à partir de vos données de routage de PCB. Ici, nous nous concentrerons sur les signaux DDR4 dans le routage du Mini PC d'Altium Designer. À cet effet, nous utiliserons le scanner de l'impédance afin de détecter toute variation de l'impédance le long des signaux DDR4.

Cibles de l'impédance des signaux DDR4 (DDR4 Signal Impedance)

La carte Mini PC contient deux puces DRAM DDR4 de 8 Go intégrées, d'une fréquence de 1866 MHz, et le routage entre les puces FPGA et DDR4 doit être contrôlé par l'impédance. Pour les modules DRAM Micron MT40A512M16LY-107E utilisés dans cette carte, la terminaison intégrée sélectionnable génère une impédance simple de 34/40/48 Ohm ou une impédance différentielle de 85/90/95 Ohm. Notez également que d'autres valeurs sont disponibles.

Lors d'un premier examen de la carte Mini PC, on constate que certains signaux DDR4 (lignes ruban symétriques dans le groupe d'octets 1, couche 7) qui passent sous une division entre le plan d'alimentation PLL_1V8 et un plan GND (couche 6). La moitié inférieure de ces signaux est référencée sur le plan VDD_DDR (couche 8), qui alimente les modules DDR4 et est adjacent à un plan de masse (couche 9). Les signaux spécifiques du groupe d'octets 1 sont présentés ci-dessous dans le schéma n° 1.

Discontinuité de l'impédance de la DDR4 due au franchissement d'un plan partagé
Schéma n° 1 : deux signaux traversant des plans partagés dans le routage du Mini PC (mis en évidence par les lignes rouges en pointillés).

Dans ce schéma, on observe deux signaux qui se croisent sous une division des plans PLL_1V8 et GND, dont le signal DDR4_DM1 (partie du groupe d'octets 1 de la DDR4). Par rapport au signal USB_D10, il possède une section très longue qui passe entre la division qui sépare les plans PLL_1V8 et GND. La section du signal DDR4_DM1 qui passe entre les deux plans est très longue. Or, il est probable que l'impédance de cette section de la piste diffère considérablement de celle souhaitée.

Ici, le solveur de champ Simberian d'Altium Designer montre que l'impédance simple pour ces pistes de la ligne ruban a été définie à ~42 Ohms (0,15 mm de largeur, Dk = 3,6, 0,24 mm entre les couches 6 et 8). Cette conception suppose que les plans situés au-dessus et au-dessous de la ligne ruban sont uniformes, ce qui fournirait l'impédance requise dans cette géométrie. En raison de l'écart entre les plans, la ligne ruban semble asymétrique et il est probable que l'impédance soit plus élevée dans cette section. L'impédance contenue dans l'ensemble de la section DDR4 peut être rapidement examinée à l'aide du solveur de champ dans l'outil de scanner de l'impédance d'Ansys SIwave.

Résultats du scanner de l'impédance

Les résultats du solveur de champ provenant du scanner de l'impédance sont illustrés dans le schéma n° 2. Ce schéma montre l'impédance caractéristique de chaque signal routé vers les modules DDR4 embarqués. Le panneau intégré montre un aperçu global du signal DDR4_DM1. L'impédance est représentée visuellement à l'aide d'une carte thermique, ce qui permet de l'identifier dans des sections spécifiques de la piste et de la comparer à la cible de l'impédance DDR4 définie ci-dessus.

Discontinuité de l'impédance de la DDR4 due au franchissement d'un plan partagé
Schéma n° 2 : discontinuité de l'impédance de la DDR4 visualisée dans SIwave.

Les résultats ci-dessus montrent l'étendue de l'écart de l'impédance dans la longue section droite de la piste, ainsi que dans la section angulaire qui revient sous le plan PLL_1V8. Le solveur de champ renvoie une impédance simple de ~44,5 Ohms pour les signaux DDR4 asymétriques présentés dans le schéma n° 2. Dans la section longue, on constate que le solveur de champ renvoie une impédance de ~49 Ohms, ce qui signifie qu'elle se situe juste à la limite de la tolérance de +/- 10 %, selon la norme JEDEC. La section la plus courte est complètement en dehors des spécifications, car son impédance est d'environ ~53 Ohms.

Solutions envisageables

L'empilage de cette carte engendre d'ores et déjà des difficultés pour créer un chemin de retour cohérent pour les signaux haute vitesse. En effet, les courants de retour sont générés dans le plan d'alimentation PLL_1V8, qui n'a pas de plan de masse adjacent. En termes de modèle de circuit réparti, cela diminue la capacitance par unité de longueur de l'agencement de la ligne ruban, ce qui produit l'impédance la plus élevée dans les résultats de simulation. En outre, le routage est déjà dense et l'espacement entre ces signaux doit être maintenu pour réduire la diaphonie.

Voici quelques exemples de solutions pour résoudre ces problèmes :

  1. Modifiez l'empilage des couches pour que ces signaux DDR fassent référence à un plan de masse continu sur la couche 6.
  2. Essayez de modifier le routage près du bord inférieur du plan PLL_1V8 afin que le signal DDR4_DM1 se trouve sous PLL_1V8.
  3. Modifiez la dimension du plan PLL_1V8 pour qu'il chevauche le signal DDR4_DM1.

La meilleure solution envisageable, compatible avec les recommandations formulées dans l'article précédent, est une combinaison des points 2 et 3. On peut envisager l'option suivante : retravailler les sections de réglage de la longueur illustrées dans le schéma n° 3 afin que DDR4_DM1 ait plus de place.

Impédance de la DDR4 à proximité du plan partagé
Schéma n° 3: une des solution envisageables pour éliminer la discontinuité de l'impédance sur le signal DDR4_DM1.

RÉSUMÉ

Après avoir identifié d'éventuelles violations de l'impédance des signaux DDR4 dans le projet d'exemple Mini PC d'Altium Designer, cette dernière a été visualisée à l'aide du scanner d'Ansys SIwave. Cette méthode nous a permis d'identifier une section spécifique du signal DDR4_DM1 dont l'impédance n'est pas conforme aux spécifications. Certaines solutions peuvent être rapidement mises en œuvre grâce aux fonctionnalités de routage interactif d'Altium Designer. De plus, si besoin, la conception peut à nouveau être simulée avec SIwave.

Pour en savoir plus, inscrivez-vous au webinaire organisé conjointement par Altium et Ansys.

Grâce à l'extension Ansys EDB Exporter intégrée à Altium Designer®, les concepteurs de PCB peuvent exécuter des simulations d'intégrité du signal et de l'alimentation à l'aide d'Ansys SIwave®. Ce logiciel de simulation extrait des données directement à partir de votre routage de circuit imprimé et offre aux concepteurs de nombreux solveurs de champ en 3D pour les simulations et analyses dans le domaine temporel ou fréquentiel.

 

 

A propos de l'auteur

A propos de l'auteur

Zachariah Peterson possède une vaste expérience technique dans le milieu universitaire et industriel. Avant de travailler dans l'industrie des PCB, il a enseigné à la Portland State University. Il a dirigé son M.S. recherche sur les capteurs de gaz chimisorptifs et son doctorat en physique appliquée, recherche sur la théorie et la stabilité du laser aléatoire. Son expérience en recherche scientifique couvre des sujets tels que les lasers à nanoparticules, les dispositifs électroniques et optoélectroniques à semi-conducteurs, les systèmes environnementaux et l'analyse financière. Ses travaux ont été publiés dans diverses revues spécialisées et actes de conférences et il a écrit des centaines de blogs techniques sur la conception de PCB pour de nombreuses entreprises. Zachariah travaille avec d'autres sociétés de PCB fournissant des services de conception et de recherche. Il est membre de l'IEEE Photonics Society et de l'American Physical Society

Articles les Plus Récents

Retournez à la Page d'Accueil