Decodifica dell'Interfaccia Indipendente dai Media (MII) nei collegamenti Ethernet

Tra tutti gli standard di routing ad alta velocità, Ethernet si presenta con una zuppa di lettere di protocolli varianti che possono confondere il progettista di sistemi che potrebbe non essere familiare con Ethernet. Le metriche importanti dell'integrità del segnale nella progettazione del canale sono piuttosto chiare, ma altri aspetti di questi protocolli non sembrano necessari fino a quando non si progetta il proprio primo switch.

La maggior parte dei progettisti (e le guide sulla disposizione/routing di Ethernet) si concentrano sull'interfaccia indipendente dai media (MII) o sull'interfaccia ridotta indipendente dai media (RMII) poiché sono utilizzate per il routing a 100 Mbps tra i livelli MAC e PHY in un sistema. Questo va bene per la maggior parte dei sistemi che eseguono Ethernet 10/100 su un piccolo numero di porte, ma una volta che si arriva a Ethernet gigabit e più veloce, si inizierà a vedere un altro gruppo di acronimi, specialmente una volta che si inizia a guardare i trasmettitori PHY, gli switch, i convertitori di media, i controller e altri componenti.

I diversi tipi di interfacce utilizzate nei sistemi Ethernet sono molto utili se, per esempio, stai cercando di miniaturizzare il tuo BOM in un sistema con un alto numero di porte. Quindi, come si affrontano le diverse versioni di MII per il proprio sistema? Sperabilmente, il breve riassunto dei vari protocolli qui sotto può aiutarti a familiarizzare con la progettazione a livello di sistema per i sistemi di rete che si affidano a Ethernet.

Varianti dell'Interfaccia Indipendente dai Media

La specifica standard MII è la base per altri protocolli varianti MII che operano a 100 Mbps e velocità superiori. Puoi trovare alcune linee guida generali in un altro articolo di Altium e in uno dei miei recenti articoli sul Signal Integrity Journal, ma riassumerò brevemente alcune informazioni di base su MII e le sue specifiche varianti.

MII è stato originariamente progettato per collegare il blocco MAC di un IC a un trasmettitore PHY per 100 Mbps (orologio da 25 MHz in percorsi di dati Rx/Tx a 4 bit). La specifica MII è definita dal gruppo di lavoro Ethernet IEEE 802.3 (specificamente, sotto lo standard 802.3u) ed è destinata alla connessione con una gamma di diversi media (ad es., rame o fibra). L'obiettivo di questa specifica è consentire a un singolo protocollo di rete di interfacciarsi con una varietà di media con un unico MAC e PHY esterno. Questa idea centrale è il fondamento per tutte le altre varianti MII.

Oltre alle specifiche che ho elencato qui, ci sono alcune qualità comuni a queste interfacce:

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Learn More

• Segnalazione differenziale: Tutti i segnali sono differenziali per garantire il rifiuto del rumore in modo comune.
• Clock: Gli standard MII in Ethernet utilizzano un orologio incorporato con varie codifiche.
• Skew: A meno che non si stia utilizzando una delle varianti serializzate, i dati verranno trasmessi in parallelo e dovrebbero essere abbinati in lunghezza attraverso una classe di rete. Poiché stiamo trattando coppie differenziali, queste dovrebbero essere abbinate in lunghezza anch'esse.
• Impedenza controllata: Queste linee necessitano di avere un'impedenza controllata, ma fate attenzione alle diverse raccomandazioni. Lo standard IEEE per il routing MII specifica 68 Ohm in modo singolo/100 Ohm impedenza differenziale, mentre alcuni produttori di IC raccomanderanno 50 Ohm in modo singolo + ~30 Ohm di terminazione in serie.

Questo è più o meno dove finiscono le somiglianze tra le varianti MII per la progettazione di collegamenti Ethernet. Le varianti differiscono per numero di segnali, velocità dati totale, frequenza di clock, larghezza del bus e dimensione del nibble dei dati. Possono anche funzionare a diversi livelli logici; assicuratevi di prestare attenzione a questo quando selezionate i componenti per garantire la compatibilità. L'attuale insieme di varianti e le loro specifiche sono mostrate nella tabella sottostante:
 

Nome	Velocità massima di clock/dati	Bit per ciclo di clock/numero di segnali
MII	25 MHz/100 Mbps	4 bit/18 segnali
Gigabit MII (RMII)	125 MHz/1 Gbps	8 bit/18 segnali
Reduced MII (RMII)	50 MHz/100 Mbps	2 bit/9 segnali
Reduced gigabit MII (RGMII)	125 MHz/1 Gbps	8 bit/9 segnali
Serial gigabit MII (SGMII)	625 MHz/1 Gbps	2 bit (DDR, codifica 8b/10b)/4 segnali
High serial gigabit MII (HSGMII)	1562.5 MHz/2.5 Gbps	2 bit (DDR, codifica 8b/10b)/4 segnali

Progettazione PCB ad alta velocità

Soluzioni semplici per sfide di progettazione ad alta velocità

Esplora le soluzioni

Anche a 100 Mbps in queste specifiche, Ethernet può essere abbastanza tollerante fuori dalla scheda purché il routing MII e il routing dell'uscita PHY siano eseguiti correttamente sulla scheda. Le frequenze di clock qui sono piuttosto basse per i componenti digitali tipici (eccetto HSGMII), ma il tempo di salita può essere ben inferiore a 1 ns per i protocolli a maggiore velocità di trasmissione. Presta attenzione a questo se stai testando un prototipo; assicurati di aver utilizzato una sonda ad alto rapporto di attenuazione (10x) e di dare al tuo oscilloscopio abbastanza larghezza di banda per esaminare il comportamento del segnale.

Scegli i Componenti Giusti

Se stai cercando di miniaturizzare il tuo sistema, sfrutta l'integrazione nelle linee di prodotto dei produttori di IC. Questo riduce la quantità di routing MAC-to-PHY sulla scheda, diminuisce il numero di componenti e semplifica il routing. Se riesci a ridurre abbastanza il numero di componenti, potresti anche essere in grado di rimuovere un paio di strati dalla tua scheda. Tutto ciò ti aiuterà a ottenere un costo BOM più basso e un'architettura di sistema complessivamente più semplice, anche se stai lavorando a 10G o con la fibra.

Ad esempio, alcuni IC di switch con un alto numero di porte includono un'interfaccia PHY integrata per le varianti di gigabit MII. Per uno switch con un alto numero di porte, potresti dover utilizzare un IC trasmettitore PHY esterno per supportare forse metà delle tue porte, ma ciò può ridurre il tuo routing del 50% o più. Se poi riesci a utilizzare SGMII per instradare verso un'interfaccia PHY esterna, hai ridotto significativamente il numero di segnali rispetto all'uso semplice di GMII per ottenere un elevato throughput di dati verso un gran numero di porte. Questo è il tipo di approccio che vedrai in alcuni progetti di riferimento, in particolare per gli switch di livello 2 che necessitano di un alto numero di porte.

Se vuoi saperne di più su Ethernet gigabit, dai un'occhiata all'approfondimento ultra-dettagliato di Mark Harris sull'argomento. Lui fa un ottimo lavoro esaminando più da vicino il design del sistema complessivo (inclusi l'output PHY e il design e il routing delle magnetiche), il che dovrebbe fornire a chiunque una buona introduzione al tema di GMII/SGMII e al layout e routing Ethernet gigabit più veloce.

Se stai progettando prodotti IoT, attrezzature di rete o sistemi embedded e hai bisogno di instradare connessioni dell'interfaccia indipendente dai media, utilizza il set completo di strumenti di progettazione e layout PCB in Altium Designer^® per il tuo prossimo design. L'editor aggiornato delle Regole di Progettazione rende facile codificare i requisiti della specifica MII come regole di progettazione, e avrai accesso a una gamma di altri strumenti di progettazione.

Quando hai terminato il tuo design e vuoi condividere il tuo progetto, la piattaforma Altium 365^™ rende facile collaborare con altri progettisti. Abbiamo solo sfiorato la superficie di ciò che è possibile fare con Altium Designer su Altium 365. Puoi controllare la pagina del prodotto per una descrizione delle funzionalità più approfondita o uno degli Webinar On-Demand.

Ci sono alcuni circuiti integrati di commutazione che integrano un livello PHY multi-porta per rendere questo tipo di progettazione di switch Ethernet a 49 porte più facile da gestire.