PCB 설계에서 EMI 제어 마스터하기: PDN을 위한 디커플링 전략

PCB 설계에서 EMI 제어를 마스터하는 시리즈의 다섯 번째 기사에 오신 것을 환영합니다. 이 기사에서는 전력 분배 전략에 대해 더 깊이 파고들고 PCB 프로젝트에서 전자기 간섭(EMI) 성능을 개선하기 위해 이를 최적화하는 방법에 대해 논의할 것입니다.

그림 1 - Altium Designer^®에서의 디커플링 전략 예시

디지털 인쇄 회로 기판에서 EMI를 제어하고 신호 무결성을 향상시키는 핵심 요소는 효과적인 디커플링 전략을 구현하는 것입니다. 이러한 접근 방식은 보드의 집적 회로(IC)에 깨끗하고 안정적인 에너지 공급을 보장합니다.

이를 달성하기 위해, PCB 설계자는 빠르게 전환하는 IC의 에너지 요구를 충족하는 강력한 전력 전달 네트워크(PDN)를 만들어야 합니다. 이는 전력 공급으로부터 올바른 양의 전류를 받도록 보장하여야 합니다. 에너지를 효율적으로 그리고 시기적절하게 전달하는 PDN을 설계하는 것은 도전적일 수 있습니다. 이는 손실을 줄이고 고성능을 위한 임피던스 요구 사항을 충족하는 것을 요구합니다.

데이터 전송률과 신호 속도가 계속 증가함에 따라, 낮은 임피던스를 가진 PDN(Power Delivery Network, 전력 전달 네트워크)을 설계하는 것이 더 중요해지고 또한 더 어려워집니다. 이는 임피던스 프로필이 전송되는 신호의 주파수와 밀접하게 관련되어 있기 때문입니다. 이러한 요소들을 균형있게 조정하는 것은 PCB 설계의 성능을 잘 유지하고 EMI 문제를 최소화하는 데 필수적입니다. 효과적인 전력 전달 네트워크(PDN)를 설계할 때는, 분리 커패시터를 포함시키거나 스택업에서 전력 평면과 구리 다각형을 사용하는 등 여러 가지 일반적인 기술이 사용됩니다.

그러나, 널리 받아들여지는 몇 가지 방법과 신화들이 실제로는 무효하거나 심지어 보드의 성능에 해로울 수 있음이 입증되었습니다.

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Explore Solutions

반공진

한 가지 인기 있는 기술은 10nF에서 1µF에 이르는 다양한 크기의 여러 커패시터를 사용하는 것입니다. 이 아이디어는 큰 커패시터가 집적회로(IC)에 에너지를 공급하는 동안 작은 커패시터가 고주파 잡음을 필터링한다는 것입니다. 이 접근법은 논리적으로 보이지만, PDN의 전체 임피던스를 줄이려고 할 때 실제로 역효과를 낼 수 있습니다. 이것이 역효과를 낼 수 있는 이유는 실제 커패시터가 이상적으로 동작하지 않고, 높은 주파수에서 중요해지는 기생 효과를 가지고 있기 때문입니다.

커패시터는 공진 주파수까지만 용량성 임피던스를 나타냅니다. 이 지점을 넘어서면 커패시터 패키지 내의 기생 요소가 임피던스에 영향을 미치기 시작하여 커패시터가 더 유도성으로 동작하게 됩니다. 전체 용량을 높이고 임피던스를 낮추기 위해 다양한 크기의 커패시터를 사용하는 것은 상당한 도전이 될 수 있습니다. 이는 각 커패시터가 고유한 특성에 의해 영향을 받는 독특한 임피던스 프로파일을 가지고 있기 때문입니다. 각 커패시터는 또한 다른 공진 주파수를 가지고 있어, 이러한 임피던스 프로파일이 서로 겹치는 상황이 발생합니다. 이러한 임피던스 프로파일의 겹침은 특정 주파수에서 더 높은 임피던스 피크를 발생시킵니다. 이러한 피크는 커패시터의 다양한 공진 주파수 간의 상호 작용으로 인해 발생합니다.

그림 2 - 반공진 — 서로 다른 임피던스 프로파일을 가진 다양한 크기의 커패시터를 병렬로 배치하는 효과. 출처: fresuelectronics.com

결과적으로, 이러한 다양한 공진 주파수의 결합 효과는 임피던스가 증가하는 영역을 생성할 수 있으며, 이는 PDN의 전체 성능과 디커플링 전략의 효과에 부정적인 영향을 미칠 수 있습니다.

이 문제를 해결하기 위해서는 가능한 한 낮은 리드 인덕턴스를 가진 동일한 유형 및 패키지의 표면 실장 장치(SMD) 캐패시터를 사용하는 것이 좋습니다. 이러한 캐패시터를 병렬로 배치하면 고주파에서 인덕턴스를 최소화하면서 용량 요구 사항을 충족할 수 있습니다. 또한, 캐패시터 리드의 극성을 번갈아 가며 배치하면 상호 인덕턴스를 줄이고 PDN의 전체 인덕턴스를 낮출 수 있습니다.

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Learn More

캐패시터 배치

디커플링 캐패시터의 배치와 관련하여, 신호 주파수가 증가함에 따라 점점 더 중요해지는 인덕턴스 문제를 해결하는 것이 필수적입니다. 이를 완화하기 위해, 캐패시터는 전류를 소모하는 집적 회로(IC)의 전원 핀에 가능한 한 가깝게 배치되어야 합니다. 캐패시터를 IC 근처에 배치함으로써, 전류가 이동해야 하는 거리를 최소화하여 고주파에서 성능을 저해할 수 있는 인덕티브 효과를 줄일 수 있습니다.

이러한 맥락에서, 설계자의 주요 관심사는 전류가 이동해야 하는 물리적 거리에만 국한되어서는 안 되며, 오히려 전류가 따르는 정확한 경로를 신중하게 고려해야 합니다. 디커플링 캐패시터와 연결된 핀 사이의 거리를 줄이는 것이 중요하지만, 이러한 배치의 근본적인 이유는 트레이스와 관련된 기생 인덕턴스를 최소화하기 위함입니다. 이러한 밀접한 배치는 캐패시터가 IC에 필요한 전하를 효과적으로 공급할 수 있도록 도와주어 전원 공급을 안정화시키고 신호 무결성을 유지하는 데 도움이 됩니다.

그림 3 - Altium Designer를 사용한 IC 옆의 디커플링 캐패시터 배치 예시

경로를 최적화함으로써, 단순히 거리를 줄이는 것에만 초점을 맞추는 것이 아니라, 설계자는 전류가 가장 효율적인 방식으로 흐를 수 있도록 보장함으로써 전자기 간섭(EMI)의 가능성을 줄이고 전체 회로 성능을 향상시킬 수 있습니다.

따라서, 적절한 경로 계획은 거리 자체를 최소화하는 것만큼이나 중요할 수 있으며, 둘 다 회로의 안정성과 기능성을 저해할 수 있는 기생 효과에 직접적인 영향을 미칩니다.

SPICE: Certainty for All Decisions

Design, validate, and verify the most advanced schematics.

Learn More

집적 회로(IC)에 캐패시터를 배치할 때 가까운 거리에 두는 것 외에도 가능한 한 낮은 등가 직렬 저항(ESR)을 가진 캐패시터를 선택하는 것이 매우 권장됩니다. ESR은 고주파 잡음을 필터링하는 캐패시터의 효율성에 직접적으로 영향을 미치는 중요한 매개변수입니다. 낮은 ESR은 캐패시터와 IC의 전원 핀 사이의 전체 임피던스를 줄여 전원 공급선의 전압 변동 및 잡음을 더 효과적으로 억제할 수 있게 합니다. 또한, 낮은 ESR을 가진 캐패시터는 더 넓은 주파수 범위에서 더 나은 성능을 보이며, 이는 전자기 간섭(EMI)의 감소와 설계의 전체 전력 무결성 개선에 기여합니다.

전력 평면

다층 인쇄 회로 기판(PCB)을 설계할 때는 종종 "접지" 평면으로 언급되는 한 쌍의 전력 및 반환 참조 평면을 스택업 내에서 서로 가까운 위치에 배치하는 것이 매우 바람직합니다. 이러한 평면을 가까이 배치하면 그 사이의 분산된 용량이 증가하여 전력 분배 네트워크(PDN)의 전체 임피던스를 낮춥니다.

이상적인 구성은 신호 층을 반환 참조 평면, 일반적으로 “신호 접지”라고 불리는 곳에 인접하게 배치하는 것입니다. 이 전략적 배치는 반환 전류가 최소한의 루프 영역으로 흐를 수 있게 하여, 신호에 의해 생성된 전자기장을 제한함으로써 전자기 간섭(EMI)을 제어하고 노이즈를 줄입니다. 이 설정은 신호 무결성을 크게 향상시키며, 트레이스 간의 크로스토크와 전자기 결합을 최소화하여 더 높은 신호 품질과 PCB 전반에 걸친 신뢰할 수 있는 통신을 보장합니다. 반환 참조 평면의 반대편에는 전원 평면이 배치되어야 합니다. 이 레이아웃은 전원 평면이 빠르게 전환하는 신호에 의해 발생하는 노이즈의 간섭 없이 집적 회로(IC)에 효과적으로 에너지를 공급할 수 있도록 보장합니다. 전원 평면을 신호 층으로부터 분리하면서도 반환 참조 평면과의 근접성을 유지함으로써, 노이즈 결합을 완화하고 전원 전달을 위한 안정적인 환경을 만들 수 있으며, 결국 전체 회로의 효율적인 작동에 기여합니다. 이 배열은 전원 무결성과 신호 무결성을 모두 향상시켜, 고성능 다층 PCB 설계의 기본적인 관행을 만듭니다.

그림 4 - Altium Designer^®를 사용한 최적화된 6층 스택업 예

IC의 전원 핀에 가깝게 배치된 지역화된 커패시터를 사용하고 전원 및 접지 평면을 서로 가까이 두는 것은 완벽한 해결책을 제공합니다. 이 조합은 전력 전달 네트워크를 개선하고, 전자기 간섭(EMI)을 줄이며, 보드 전체에 걸쳐 더 나은 신호 품질을 유지합니다. 또한, 이 접근 방식은 PCB 전체에 전력을 더 균등하게 분배하는 데 도움이 되며, 전통적인 전력 라우팅 방법을 사용할 때 발생할 수 있는 인덕턴스를 줄입니다.

잘 배치된 커패시터와 밀접하게 배치된 전원 및 접지 평면을 결합함으로써, 더 신뢰성 있고 효율적인 전력 분배 시스템을 만들어 PCB가 잘 작동하고 간섭으로부터 자유로워지도록 합니다.

앞으로, 다음 기사에서는 크로스토크 방지에 대한 주제를 다룰 예정입니다. 신호 간의 간섭을 최소화하고 EMI 최적화에 특별한 초점을 맞춘 PCB 디자인에서 더 깨끗하고 신뢰성 있는 통신을 보장하기 위한 전략을 탐구할 것입니다. Altium의 페이지와 소셜 미디어를 팔로우함으로써 귀중한 인사이트와 실용적인 팁으로 디자인을 향상시킬 수 있는 최신 정보를 놓치지 않도록 할 수 있습니다.

결론

고급 PCB 설계 작업을 할 때, Altium Designer^®는 PCB 설계자들이 과정을 크게 단순화하고 효율적인 전력 전달 네트워크(PDN)를 만들 수 있도록 도와주는 포괄적인 도구 세트를 제공합니다. Altium Designer^®의 주요 기능 중 하나는 레이어 스택업 관리자입니다. 이 도구는 시스템의 특정 요구 사항에 기반하여 PCB에 최적의 스택업 구성을 선택하는 데 도움을 줍니다.

또한, Altium Designer®에는 PDN의 상세한 시뮬레이션을 수행할 수 있는 강력한 통합 도구가 포함되어 있습니다. 이러한 시뮬레이션은 보드 디자인을 효과적으로 개선하는 방법에 대해 분석하고 정보에 입각한 결정을 내릴 수 있도록 도와줍니다.

이러한 고급 도구를 활용하여 PCB 디자인 프로젝트를 한 단계 끌어올리고자 한다면, Altium Designer^® 및 Altium 365^™의 무료 체험을 시작해 보시기 바랍니다.

이를 통해 이 완벽한 CAD 도구가 디자인 능력을 어떻게 향상시키고 보다 효율적이고 효과적인 PCB 디자인으로 이어질 수 있는지 직접 경험할 기회를 갖게 됩니다.