Altium Designer 24를 기반으로 한 신호 무결성 원리

고속 및 신호 무결성 소개

디지털 시스템은 현대 전자의 기본 영역 중 하나입니다. 고성능 프로세서 또는 FPGA나 빠른 ADC 컨버터와 DSP 또는 FPGA를 함께 사용하는 광대역 데이터 수집 시스템과 같은 다른 디지털 시스템의 발전은 특히 다양한 집적 회로나 모듈 간의 상호 연결을 포함하는 PCB에 대한 전자 설계에 다른 접근 방식을 요구합니다. 이 접근 방식은 현대 고속 전자에서 사용되는 신호 유형과 관련이 있습니다.

RS232나 I2C와 같은 기본적이고 잘 알려진 인터페이스는 초당 수백 킬로비트에 불과한 데이터 처리량에 제한되어 있지만, PCIe나 USB3.0과 같은 인터페이스를 통한 고속 시스템 또는 모듈 간의 상호 연결은 초당 기가비트 이상의 데이터 속도를 가질 수 있습니다(따라서 고속 시스템 또는 고속 설계라는 용어가 사용됩니다).

또한, 대부분의 현대 고속 데이터 속도 상호 연결은 몇 개의 신호 라인만을 사용하는 직렬 신호를 사용합니다. 그림 1에서 보여지는 것처럼 이러한 직렬 라인 중 하나입니다. 일부 표준은 여러 라인을 요구하며 대부분의 경우 이러한 라인은 차동 쌍으로 만들어집니다. 이러한 표준의 좋은 예로는 PCIe나 JESD204가 있습니다.

그림 1: 직렬 고속 데이터 링크; 송신기, 수신기 및 전송 라인의 임피던스 매칭이 신호 무결성에 있어 기본적임을 유의하십시오

고속 설계의 원리는 신호 데이터 속도와 이 신호가 차지하는 대역폭 사이에 직접적인 관계가 있기 때문에 라디오 주파수 설계와 유사합니다 - 데이터 속도가 높을수록 해당 신호가 차지하는 대역폭도 넓어집니다. 또한, 고속 신호의 상승 시간과 하강 시간은 종종 1ns 이하이며 스위칭 주파수는 몇 GHz 이상입니다. 이러한 신호는 SPI, I2C 또는 RS232와 같은 저속 표준에서 사용되는 신호와는 다른 방식으로 PCB를 통해 전파됩니다. 신호의 대역폭을 염두에 두고 PCB를 올바르게 설계하는 데 주의가 필요하여, 송신기(예: ADC의 JESD204B 인터페이스)부터 수신기(예: FPGA 입력 핀)까지 데이터 링크의 충실도가 유지되도록 합니다. 대부분의 경우 LVDS(저전압 차동 신호) 표준이 고속 데이터 모듈이나 시스템을 상호 연결하는 데 사용되며 고속 신호에 대한 표준화된 사양(예: 전압 스윙, 논리 레벨, 임피던스 등)을 제공합니다.

고속 신호의 특성은 링크와 PCB 상에서 전송되는 신호의 고신뢰성을 보장하기 위해 PCB와 회로도에 대한 다른 설계 도구를 요구합니다(디자인에 소요되는 시간 감소와 함께). 신호의 고신뢰성은 신호 무결성이라고 불리며, 이는 PCB/SCH 개발 중뿐만 아니라 전용 도구로 신호 측정을 통해 실험실에서 검증할 수 있는 전송 신호의 여러 매개변수로 구성됩니다.

SPICE: Certainty for All Decisions

Design, validate, and verify the most advanced schematics.

Learn More

Altium Designer는 고속 프로젝트와 관련된 모든 활동을 지원하며 신호 무결성에 대한 제어 수단을 제공함으로써 다음과 같은 여러 기능을 제공합니다:

• 회로도와 PCB에서 차동 쌍을 정의할 수 있는 기능;
• 길이 매칭을 통한 PCB 편집기에서의 차동 쌍 라우팅;
• 차동 및 단일 종단 신호선을 위한 제어 임피던스 트랙 정의;
• 차동 쌍 내부 및 버스 내부에서의 신호선 길이 조정;
• 신호 무결성 및 고속을 위한 시뮬레이션 도구 및 DRC 검사;
• 소산 인자, 유전 상수 및 구리 거칠기를 포함하는 임피던스 프로파일로 PCB 스택업을 정의할 수 있는 기능;
• 구성 요소에 대한 전파 지연 정의 가능성

그리고 더 많은 기능.

이러한 기능들은 신호 무결성과 관련된 설계 오류를 완화하고, 설계 단계에서의 유연성을 제공하며, 프로토타이핑 비용을 줄이고, 시장에 제품을 출시하는 속도를 가속화하는 데 도움이 됩니다.

신호 무결성

첫 번째 단락에서 언급된 신호 열화는 다양한 형태를 취할 수 있으며, 신호의 시간 관련 값(예: 상승 시간 또는 지터)이나 신호 레벨과 관련된 매개변수(예: 오버슈트, 전압 스윙)를 참조할 수 있습니다. 신호 충실도와 관련된 기본 매개변수에는 다음과 같은 현상들이 포함됩니다:

• 신호 송신기와 전송선(또는 수신기와 전송선) 사이의 신호 반사, 커넥터, 비아, 스텁 또는 신호 경로를 따라 임피던스 연속성을 왜곡시키는 시스템의 다른 구성 요소에 의해 발생하는 신호 반사;
• 신호선 사이의 크로스토크;
• 신호의 오버슈트와 언더슈트;
• 결합된 노이즈로 인해 발생하는 신호 대 잡음비(SNR)의 저하로, 수신기가 올바른 논리 레벨을 감지하기 어려워짐;
• 신호 경로를 따른 신호 감쇠 - 필요한 논리 레벨을 달성할 수 없음;
• ADC/DAC 변환기의 작동을 설정하는 클록 신호의 지터 및 신호선의 지터;
• PCB(또는 시스템)에서 방사되는 방사선 수준이 증가하여 EMC 인증을 통과하기 위한 다양한 대책(예: 차폐)이 필요할 수 있음

그리고 더 많은 것들.

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Learn More

위에 나열된 각 현상은 데이터 오류율의 증가 또는 통신의 완전한 손실로 이어질 수 있습니다. 또한, 시스템 매개변수(예: 고해상도 ADC 변환기를 통한 신호 처리의 품질)의 악화도 발생할 수 있습니다. 설계가 불량한 관련 신호 장애의 예는 AD24에서 수행된 오실로그램과 시뮬레이션에서 보여집니다 - 그림 2부터 5까지 참조하세요.

그림 2: 신호 경로상에서 부적절한 신호 종단으로 인한 런트 펄스

그림 3: 크로스토크 예시 - 보라색 추적 - 공격자, 노란색 추적 - 피해자

그림 4: 디지털 파형의 오버슈트와 언더슈트

그림 5: 신호 링잉 예시. AD24에서 수행된 신호 무결성 시뮬레이션 결과

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Explore Solutions

그림 6: 신호 링잉 최적화 - 시리즈 종단 저항 스윕

단일 종단 및 차동 신호

신호선과 접지 사이의 전압 차이로 정보를 전달하는 SPI, I2C 또는 RS232과 같은 저속 신호는 단일 종단 신호라고 합니다. 데이터 전송 속도가 수백 Mbits/s를 초과하는 고속 신호는 보통 차동 쌍 - PCB상의 밀접하게 연결된 신호 트레이스 쌍 - 에 의해 전송되며, 이 경우 정보는 이 두 선(종종 P와 N으로 언급됨) 사이의 전압 차이에 의해 전달됩니다 - 그림 7과 8을 참조하세요.

그림 7: AD24에서 정의된 이더넷 컨트롤러의 차동 쌍

그림 8: PCB상에 표현된 차동 쌍

차동 신호는 PCB 상의 접지 전위의 변동과 장애에 덜 민감합니다. 왜냐하면 장애가 차동 쌍을 형성하는 두 라인 모두에 유도되기 때문에, 차동 신호(한 라인과 다른 라인 사이의 차이)가 왜곡되지 않습니다. 이러한 유형의 신호 전송은 시스템 내의 접지 바운스와 관련된 문제를 최소화하고 고속 신호의 품질 매개변수를 개선하는 데 도움이 됩니다. 차동 신호와 단일 종단 신호의 예는 그림 9에 나와 있습니다.

PCB Design Solutions

For the Consumer Electronics Industry

Learn More

그림 9: 단일 종단 및 차동 신호

결론

PCB 상의 신호 무결성을 보장하기 위해 고속 원리의 올바른 구현은 설계 단계의 시작부터 주의가 필요합니다 - PCB 스택업부터 시작하여, 올바른 임피던스를 가진 차동 또는 단일 종단 쌍의 정의, 라우팅 전략, 그리고 PCB 상의 구성 요소 배치, 예를 들어 DDR 메모리의 위치와 MCU 또는 FPGA에 대한 위치 등입니다.

또한, 고속 신호의 품질과 관련된 중요한 측면에는 신호 경로를 따라 있는 비아의 유형과 수, 신호 스터브, 커넥터 및 신호 트레이스를 그것들에 연결하는 방법이 포함됩니다.

고속 신호를 사용하는 제조된 PCB의 검증은 시뮬레이션을 통해 수행될 수 있으며, 이를 통해 주문하기 전에 잠재적 문제를 감지할 수 있습니다. 오버슛, 언더슛, 반사 또는 크로스토크와 같은 신호 무결성 기준은 Altium Designer의 설계 규칙에서 정의할 수 있습니다. 이는 신호 무결성을 제어하는 데 도움이 됩니다.

곧 출시될 확장 기능인 Keysight의 Signal Analyzer는 특히 신호 무결성 분석에 중점을 둘 때 설계 과정의 잠재력을 더욱 향상시킬 것입니다. 이 확장 기능의 프리미어는 2024년 10월 중순으로 예정되어 있습니다.