PCB 설계에서 차동 쌍 간격과 크로스토크

크로스토크는 단일 엔드 및 차동 트레이스 모두에서 신호 무결성의 기본적인 측면입니다. 각 라우팅 구성에서 신호 라인 간의 간격은 일반적으로 엄지손가락 규칙을 사용하여 정의되며, PCB 설계 소프트웨어에서 설계 규칙으로 쉽게 정의할 수 있습니다. 각 트레이스 간의 차동 쌍 간격을 정의하기 위한 엄지손가락 규칙 중 하나는 "5S" 규칙으로, 때때로 애플리케이션 노트와 다른 PCB 설계 지침에서 "5W" 규칙이라고 불립니다.

5S 규칙은 두 라인 사이의 차동 쌍 간격이 쌍의 각 트레이스 너비의 5배 이상이어야 한다고 명시합니다. 여러 차동 쌍에 대해 밀집 라우팅이 필요할 때, 차동 쌍 간의 크로스토크는 중요한 고려 사항이 되며, 우리는 여러 쌍 사이의 차동 쌍 간격을 분석할 방법이 필요합니다. 결과적으로, 이것은 가장 가까운 접지면에 대한 쌍의 높이의 함수입니다. 이 문제를 더 깊이 파고들어 차동 쌍 사이의 올바른 간격을 결정하여 차동 크로스토크를 방지하는 방법을 알아봅시다.

차동 크로스토크란 무엇인가요?

그 이름에서 알 수 있듯이, 차동 크로스토크는 단일 종단 크로스토크의 차동 모드 아날로그로, 차동 쌍 사이의 크로스토크 형태나 차동 쌍에 의해 단일 종단 트레이스에서 생성된 크로스토크를 의미합니다. 단일 종단 쌍 사이에서 발견되는 두 가지 유형의 크로스토크(NEXT 및 FEXT)는 차동 쌍 사이에서도 발생합니다. 강한 차동 크로스토크는 구조의 주파수와 기하학에 따라 용량성 및 유도성으로 유발될 수 있습니다.

쌍으로부터 어느 정도 옆으로 떨어진 곳에서 본 전체 필드는 두 쌍에서 나오는 필드의 합입니다. 차동 쌍의 두 끝 사이에는 일정한 간격이 있기 때문에, 차동 쌍으로부터 어느 정도 옆으로 떨어진 곳에서 본 전체 필드는 제로가 아닙니다. 게다가, 두 트레이스로부터 멀어질수록 전자기장의 강도는 두 차동 쌍 사이의 간격이 클 때 더 큽니다.

이는 두 쌍 사이의 차동 쌍 간격을 정의하는 데 사용되는 어떤 규칙을 수립하는 데 동기를 부여합니다. 위의 논의에서, 그리고 쌍으로부터 멀어질수록 필드 강도가 감소한다는 것을 단순히 알고 있기 때문에, 차동 쌍에 대한 다음과 같은 레이아웃 요구 사항을 자연스럽게 수립하게 됩니다:

• 두 차동 쌍 사이의 간격은 쌍 내 각 트레이스 사이의 간격에 비례해야 합니다.
• 두 개의 차동 쌍 사이의 간격은 어떤 방식으로든 각 쌍과 그 참조 평면(있는 경우) 사이의 거리에 비례해야 합니다.

다음의 두 차동 쌍에 대한 기하학을 살펴보고 이들 사이의 차동 모드 크로스토크를 결정해 봅시다. 차동 쌍의 전체 목적이 잡음 억제라고 생각할 수 있습니다; 이것은 공통 모드 잡음에 대해서는 사실이지만, 피해 쌍의 두 트레이스 사이의 전계 강도 차이는 각 쌍에서 다른 수준의 잡음을 발생시켜 수신기에서 차동 모드 잡음으로 나타납니다.

위에 표시된 차동 쌍 간격 매개변수를 사용하여 차동 크로스토크를 정량화하는 데 사용할 수 있는 두 가지 접근 방식이 있습니다:

• 전계 강도에 기반한 모델

1차 모델에서 차동 크로스토크 강도 계산하기

위의 논의에서 고려되지 않은 또 다른 측면이 있습니다: 기준면 위의 트레이스 높이와 쌍에서 트레이스의 정확한 배열입니다. 스트립라인 차동 쌍에 대해서도 비슷한 고려가 이루어질 수 있습니다. 여기서, 우리는 기하학적 함수로 차동 크로스토크의 강도를 정량화하고자 합니다. 여기서 보여진 접근 방식은 Doug Brooks가 보여준 접근 방식을 밀접하게 따릅니다. 이는 일반적으로 회로 모델에서 크로스토크 계수를 정의함으로써 수행됩니다. 이 모델의 문제는 공격자와 피해자 사이의 거리에 따른 피해자 트레이스에서의 필드 강도를 고려하지 못한다는 것입니다.

위의 모델에서, 우리는 트레이스 간격 S와 기준면 위의 높이 H의 함수로 크로스토크 계수 C를 정의할 수 있습니다. 비율 (S/H)의 함수로 크로스토크 계수를 정의하는 것이 편리합니다. 이 경우, 거리 S로 분리되고 반대 극성을 가진 두 트레이스 사이의 단일 종단 크로스토크 계수는 다음과 같습니다:

여기서, k는 공격선의 신호 상승 시간, 피해선의 전달 함수, 그리고 기판의 유전 상수와 관련된 비례 상수입니다. 전자기학 수업을 들은 사람이라면 이 모델이 도체 평면 위의 전선 주변의 전기장 강도를 기반으로 한다는 것을 알 것입니다. 곧 보게 될 것처럼, C의 값은 주어진 비율(S/H)에 대해 피해 트레이스에서 생성된 공통 모드와 차동 크로스토크 노이즈의 비율을 정의하는 데 사용될 수 있습니다. 차동 수신기는 공통 모드 노이즈를 제거하므로, 차동 모드 노이즈를 최소화하고자 합니다.

차동 크로스토크는 크로스토크 계수의 합과 차이를 계산하여 정의됩니다. 위에 표시된 배열의 경우, 피해 쌍의 한 차동 쌍과 한 트레이스 사이의 크로스토크는 그들의 계수의 합입니다. 차동 쌍 간격 값에 대해서는, 단순히 스케일 변환 S → S(1+x)을 취하면 됩니다. 차동 크로스토크는 피해 트레이스의 크로스토크 계수 차이입니다:

x의 함수로 이를 플롯하면, (S/H)의 다양한 값에 대해 두 쌍 사이의 간격이 트레이스가 접지면에 더 가까울 때 줄어들 수 있음을 알 수 있습니다. 아래 이미지는 k = 1일 때의 그러한 플롯을 보여줍니다; k를 증가시키면 이러한 곡선이 y축을 따라 위로 이동합니다. 이는 주어진 차동 크로스토크에 대한 요구 사항을 충족하기 위해 수행됩니다. 예를 들어, 차동 크로스토크 계수가 0.002가 필요하다고 가정해 보겠습니다; 트레이스가 가장 가까운 접지면에서 멀리 떨어져 있으면, 이 설계 목표를 충족하기 위해 더 큰 간격이 필요합니다.

또한, (S/H) = 0.5일 때 무슨 일이 발생하는지 살펴보세요; 최대 크로스토크 계수가 항상 x = 0일 때 발생하는 것은 아닙니다. 설계 목표에 따라, 트레이스를 더 가깝게 배치하고 트레이스가 더 멀리 떨어져 있을 때와 동일한 수준의 차동 크로스토크를 볼 수 있습니다.

궁금해하실 수 있습니다: 트레이스 폭은 어떨까요? 트레이스 폭은 단일 종단 및 차동 임피던스, 용량, 인덕턴스를 결정하기 때문에 중요합니다. 주어진 차동 임피던스 사양에 대해, 차동 쌍 간격과 기판 두께의 변화는 동일한 홀 모드 임피던스 값을 유지하기 위해 트레이스 폭의 변화를 요구합니다.

마지막으로, 위 모델에서 중요한 매개변수가 누락되었다는 점을 알아야 합니다: 유전 상수입니다. 다른 시뮬레이션과 비디오에서 보여준 바와 같이, 유전 상수의 값도 차동 크로스토크에 영향을 미치는데, 이것이 고속 설계에서 일부 층에서 낮은 Dk 값을 선택하는 이유 중 하나입니다. Dk 값이 차동 크로스토크에 미치는 영향을 보려면, 위의 크로스토크 계수 모델에 Dk 값을 다시 넣어보거나, 전자기장 솔버에서 계산한 인터커넥트의 S-매개변수를 살펴봐야 합니다.

차동 크로스토크를 위한 다중 포트 S-매개변수

필드 솔버를 사용하여 차동 크로스토크를 계산할 때, 피해 인터커넥트에 입력된 펄스를 보여주는 시간 영역 결과와 광대역 차동 크로스토크를 정량화하기 위한 S-파라미터를 사용하게 됩니다. 전자는 Altium Designer에서 단일 종단 트레이스에 대해 구현된 표준 시뮬레이션 접근 방식이지만, 차동 트레이스에 대해서는 아닙니다. 후자는 전자기 필드 솔버를 사용하여만 계산할 수 있습니다.

아래의 시뮬레이션 결과에서, 두 가지 상용 라미네이트(Megtron 7과 Megtron 8)에 대해 Simbeor로 추출한 S-파라미터 곡선 세트를 보여줍니다. 이는 얇은 층에서 수행되었습니다. 쌍 내부 간격은 트레이스 쌍의 너비와 동일하게 설정되었습니다(S = W). 쌍 사이의 가장자리 간격은 1W, 2W, 3W로 변화되었습니다. 유전체 두께도 1.5 mil과 3 mil 사이에서 변화되었습니다.

Megtron 7 결과

Megtron 8 결과

결과는 매우 흥미로울 것입니다. 왜냐하면 단순히 접지를 차동 쌍에 더 가깝게 이동시키고 차동 쌍 사이의 동일한 1W 등의 가장자리 간격을 유지한다고 해서 자동으로 크로스토크가 줄어들지 않는다는 것을 보여주기 때문입니다. 이는 1W를 유지하면 쌍 간 간격이 크게 감소하기 때문입니다. 그러나 1W/3mil 두께에서 2W/1.5mil 두께로 변경하면 여전히 크로스토크를 줄이고 더 높은 밀도의 라우팅을 생성합니다. 이것은 우리가 주 프로세서에서 많은 고속 인터페이스를 가진 HDI 보드를 개발하고자 할 때 바로 우리가 원하는 것입니다. 

이것은 3mil 및 1.5mil 라미네이트에 대한 쌍 내 트레이스 폭/간격과 쌍 간 간격 값으로 간단한 계산을 통해 볼 수 있습니다.

• 3mil Meg7 @ 1W 간격, S/H = 0.75, 및 S = 2.249 mil
  • 초기 Xtalk = 10.84%
• 1.5mil Meg7 @ 2W 간격, S/H = 0.51, 및 S = 0.765 mil
  • 초기 Xtalk = 6.82%

이는 차동 쌍 간 간격을 2W로 증가시켰음에도 불구하고 밀도가 여전히 63% 증가했음을 의미합니다. 만약 우리가 쌍 간 간격을 3W로 증가시켰다면, 여전히 라우팅 밀도에서 큰 증가를 보았을 것입니다.

여기에는 데이터 위에서 강조한 또 다른 매우 중요한 효과가 있습니다: 대역폭 제한. 위에서 정의한 대역폭 제한은 인터커넥트에 대한 반환 손실 그래프에서 볼 수 있으며, 반환 손실이 -10 dB에 도달하면 그것이 채널의 대역폭 한계로 정의됩니다. 위의 모든 경우에서, 채널 내 대역폭 제한 효과는 낮은 Dk 값을 사용함으로써 감소하는 것을 볼 수 있습니다. 이것이 작동하는 이유는 간단합니다: 이는 더 넓은 트레이스 폭을 사용하도록 강제하여 임피던스에 대한 유도성 기여를 줄이고 전송선 임피던스의 반응성 부분을 줄입니다.

두 개의 차동 쌍에 대한 전체 혼합 모드 S-파라미터

어떤 경우에는 공격자 쌍의 입력 차동 신호로 인해 차동 쌍에서 생성된 공통 모드 노이즈의 수준을 알고 싶을 수 있습니다. 이는 위에 나열된 4포트 네트워크에 대해 혼합 모드 S-파라미터를 사용하여 계산할 수 있습니다. 이는 S-파라미터 행렬의 포트 수를 8포트 네트워크로 확장하지만, 이 중 4개의 포트만이 물리적 입력 및 출력입니다. 차동 채널에서 이러한 유형의 S-파라미터 세트를 혼합 모드 S-파라미터라고 하며, 단일 차동 쌍과 두 차동 쌍 사이의 모드 변환을 설명합니다.

공통 모드 및 차동 모드 신호를 고려하는 차동 쌍에 대한 전체 S-파라미터 행렬은 아래와 같은 형태의 8x8 행렬입니다:

시뮬레이션에서 계산해야 할 항목이 많습니다! 오늘날 EDA 도구의 필드 솔버는 공격자 차동 쌍의 단일 엔드 트레이스 각각의 기여도를 계산하여 피해 차동 쌍에서 유도된 신호를 계산함으로써 이를 계산할 수 있습니다. 위의 행렬은 FEXT와 NEXT를 모두 설명하며 모드 변환을 설명합니다(예를 들어, 입력 차동 신호에 의해 공통 모드로 볼 수 있는 FEXT). 

이야기의 교훈은 다음과 같습니다:

• 차동 크로스토크는 피해 쌍에 차동 모드 노이즈와 공통 모드 노이즈를 생성합니다
• 일부 경우에서는 EMC 목적으로 공통 모드 노이즈 최소화가 더 중요할 수 있습니다
  • 피해 쌍에서 차동 쌍 간격을 늘리는 것이 크로스토크가 차동 모드 우세하도록 하는 가장 효과적인 방법입니다
• 일부 경우에서는 ISI 목적으로 차동 모드 노이즈 최소화가 더 중요할 수 있습니다
  • 피해 쌍에서 차동 쌍 간격을 줄이는 것이 크로스토크가 공통 모드 우세하도록 하는 가장 효과적인 방법입니다

귀하가 도출한 모든 트레이스 간격 요구 사항을 디자인 규칙으로 정의할 수 있습니다 Altium Designer®와 함께 작업할 때. 이는 귀하의 보드 전체에서 낮은 공통 모드 및 차동 크로스토크를 위한 라우팅을 최적화하는 데 도움이 됩니다. 스택업 관리자는 또한 신호 무결성과 전력 무결성을 보장하기 위해 표준 재료 범위에서 레이어 스택을 디자인할 수 있도록 합니다.

이제 무료 평가판을 다운로드하여 업계 최고의 레이아웃, 시뮬레이션 및 생산 계획 도구에 대해 자세히 알아볼 수 있습니다. 오늘 Altium 전문가와 대화하세요 더 자세히 알아보기 위해.