Łączenie z płaszczyzną masy w płytkach HDI PCB zapewnia integralność sygnału

Projekty szybkich płytek PCB wymagają ciągłości połączenia masy w całym stackupie PCB. Najczęściej realizuje się to w standardowym stackupie z sygnałami o niższych prędkościach za pomocą przelotek stitchingowych. Przelotki te łączą wiele płaszczyzn i pól masy w stackupie PCB, aby utrzymać jednoznaczne odniesienie 0 V na całej ścieżce prowadzenia sygnału, zarówno wolnego, jak i szybkiego.

Ale co dzieje się w projekcie HDI, gdzie pionowa przestrzeń routingu jest bardzo ograniczona? W projektach HDI często wolimy stosować (lub musimy stosować) ślepe i zagrzebane mikrootwory do wykonywania połączeń sygnałowych, a ta sama tendencja dotyczy zwykle połączeń masy. Może to powodować poważne problemy z ciągłością masy, gdy sygnały wysokiej prędkości przemieszczają się pomiędzy warstwami stackupu.

Niestety, nie ma dobrego sposobu, aby za pomocą reguł projektowych i ograniczeń sprawdzić typ połączenia masy, jakiego potrzebujemy w projektach HDI. Jednym z powodów, jak zobaczymy, jest sposób zaprojektowania wyprowadzeń w obudowach BGA. W tym artykule wyjaśnię, dlaczego powoduje to problemy z integralnością sygnału i co można zrobić, aby je rozwiązać.

Co powoduje słabą ciągłość masy

Problem słabej ciągłości masy wynika ze stosowania ślepych i zagrzebanych przelotek w routingu fanout, konkretnie na pinach masy w routingu fanout BGA. Ze względu na rozmieszczenie wyprowadzeń obudowy przelotki używane w fanoucie mogą kończyć się na warstwie, która nie sięga wystarczająco głęboko w stackupie.

Poniższy obraz pokazuje przykład dobrej ciągłości masy dla ścieżki stripline wychodzącej z BGA. W tym przykładzie zewnętrzna przelotka GND kończy się na warstwie GND nad warstwą sygnałową. Pin GND w wewnętrznym rzędzie przechodzi następnie na warstwę poniżej sygnału stripline. Ponieważ wewnętrzna przelotka GND styka się zarówno z górną, jak i dolną płaszczyzną GND, pomaga zapewnić, że warstwy płaszczyzn utrzymują to samo odniesienie 0 V wokół sygnału stripline.

Idealna ciągłość masy w projekcie HDI: przelotki stitchingowe mogą biec obok przelotek sygnałowych, aby zapewnić utrzymanie odniesienia 0 V wzdłuż ścieżki.

Wynikowy prąd powrotny w tej sytuacji jest zaznaczony strzałkami. Prąd powrotny tworzy warunek brzegowy elektromagnetyczny dla pola elektromagnetycznego i definiuje indukcyjność wzdłuż tej ścieżki prądowej. Wyprowadzenia procesorów są czasami zorganizowane tak, że masy nie są korzystnie rozmieszczone wokół sygnałów, przez co automatyczny fanout nie może utworzyć sytuacji takiej jak pokazana powyżej.

W niektórych przypadkach projektant może uznać, że potrzebuje tylko jednej przelotki z L1 do L2, aby połączyć się z pierwszą płaszczyzną GND na warstwie wewnętrznej. Skutkiem jest to, że prąd powrotny zamyka się wokół przelotki znacznie bardziej oddalonej od prowadzonego sygnału, szczególnie przy routingu stripline głębiej w warstwach wewnętrznych.

Na czym dokładnie polega problem? Przyczynia się to do dwóch problemów z integralnością sygnału:

• Lokalnych przesłuchów powodowanych przez sygnał
• Szumów jednoczesnego przełączania na innych liniach IO
• Możliwości zmierzenia wyższej emisji promieniowanej

Rozwiązanie nie jest optymalne, ale jest proste: umieść przelotkę stitchingową bezpośrednio obok przejść sygnału. W projekcie HDI najlepiej jest zastosować przelotkę przewlekaną, aby lepiej zapewnić, że wszystkie płaszczyzny mają ten sam potencjał 0 V. Jednak raster kulek BGA może uniemożliwić to w routingu fanout. Dlatego często jedyną możliwością jest zastosowanie ślepej/zagrzebanej przelotki stitchingowej do połączenia mas. W routingu fanout BGA jest to wręcz korzystne, ponieważ najbliższa przelotka przewlekana może być dostępna dopiero daleko poza obszarem fanoutu.

Czasami wyprowadzenia obudowy są fatalne

Jest jeden fakt, do którego możemy niechętnie się przyznawać, ale jest on całkowicie prawdziwy: niektóre układy wyprowadzeń obudów są po prostu fatalne, jeśli chodzi o zapewnienie ciągłości masy, i nie dotyczy to wyłącznie projektów HDI. Projektant obudowy prawdopodobnie traktuje piny masy jedynie jako ścieżkę, którą prąd opuszcza układ scalony. Są one czymś znacznie więcej: piny masy ze stabilnym odniesieniem 0 V tworzą warunek brzegowy dla pola elektromagnetycznego. Dlatego przy coraz wyższych częstotliwościach piny masy silnie wpływają na przesłuchy, dopasowanie impedancji przelotek i tłumienie wtrąceniowe w obszarze routingu fanout BGA.

Poniższy obraz pokazuje teoretycznie idealny pinout dla dowolnego BGA. To nie jest wymyślony przykład — to rzeczywisty pinout układu Optical phy pracującego z szybkością danych 56G (szerokość pasma kanału 28 GHz) przy rastrze 0,8 mm. Projekty pracujące z wyższymi szybkościami danych (112G-PAM4 i 224G-PAM4) schodzą nawet do rastra 0,5 mm, ponieważ jest to wymagane do utrzymania przejścia o niskiej dyspersji dla szybkich sygnałów szeregowych.

56G-phy-ballout.png

Przy rastrze 0,8 mm i dużej liczbie warstw PCB niemal zawsze będzie zbyt gruba, aby użyć przelotek przewlekanych do routingu fanout, ze względu na ograniczenia dotyczące przelotek o wysokim współczynniku kształtu. Dlatego zazwyczaj stosujemy spiętrzone mikrootwory i przechodzimy na przelotki zagrzebane, aby dotrzeć do wewnętrznych warstw sygnałowych. W powyższym przykładzie przelotki masy umieszczone obok przelotek sygnałowych zawsze zapewniają, że ciągłość masy może zostać utrzymana dla ścieżek stripline; każdy rząd sygnałowy ma za sobą dedykowany rząd masy, który łączy się z obiema płaszczyznami.

Przykład 1: NRF54LM20A-PAAA

Spójrzmy teraz na kilka rzeczywistych pinoutów dla projektów HDI. Poniższy obraz pokazuje przykład routingu dla elementu o numerze NRF54LM20A-PAAA firmy Nordic Semiconductor. Piny masy oznaczono żółtymi obrysami. Chociaż jest to 98-pinowe BGA o małym rastrze (0,35 mm), ma ono tylko 11 pinów masy, rozmieszczonych dość rzadko w całym pinoucie.

Położenie kulek GND w obudowie NRF54LM20A-PAAA. Mały raster (0,35 mm) uniemożliwia zastosowanie standardowych przelotek przewlekanych.

Chociaż projekt zawiera pewne piny GND położone blisko wielu sygnałów, są one bezpośrednio połączone z płaszczyzną masy na L2 jedynie za pomocą ślepych mikrootworów. W pobliżu znajdują się 3 przelotki przewlekane GND, ale są to jedyne przelotki łączące się z wewnętrznymi płaszczyznami w pobliżu przejść sygnałowych realizowanych mikrootworami w obszarze fanout BGA.

To narażałoby ten układ na szum ground bounce i przesłuchy w obszarze routingu fanout; jednak biorąc pod uwagę dopuszczalne wysokie napięcie zasilania, a tym samym duże marginesy szumowe tego komponentu, może to nie być bardzo istotny problem. Kiedy jednak spojrzymy na inny typ komponentu, taki jak szybka pamięć, zobaczymy, dlaczego może to być poważny problem. Idealnie byłoby wykonać dwa zadania:

• Dodać więcej przelotek przewlekanych GND wokół krawędzi BGA
• Uwzględnić wewnętrzne przelotki stitchingowe tam, gdzie przejścia sygnałów są daleko od przelotek przewlekanych

Oczywiście to, czy jest to rzeczywiście poważny problem, zależy od danych sygnałów, szczególnie jeśli chodzi o EMI od przejść przez przelotki. Najszybszymi interfejsami w tym komponencie są interfejs USB i linie SPI; z tych dwóch większe ryzyko EMC będzie związane z tymi drugimi (z powodów, które omawiam tutaj). W takim przypadku linie SPI wymagają najbliżej położonych przelotek stitchingowych, podczas gdy obciążone linie GPIO lub I2C często mogą działać poprawnie bez blisko rozmieszczonych przelotek stitchingowych.

Przykład 2: niestandardowy moduł DRAM

Przyjrzyjmy się teraz innemu pinoutowi dla niestandardowego modułu DRAM (pamięć DDR4-3200) od dużego dostawcy półprzewodników. Ten konkretny moduł jest popularny w systemach embedded i agreguje dużą liczbę bytelane w jednym module. Footprint pokazano poniżej, z wyróżnionymi pinami GND.

Footprint niestandardowego modułu DRAM. Wyróżnione pady pokazują piny masy.

Jeśli użyjesz ślepych przelotek L1-L2 do połączeń pinów masy, praktycznie na pewno wystąpi szum jednoczesnego przełączania i silne przesłuchy w obszarze fanout. Każdy sygnał przechodzący do wewnętrznej warstwy sygnałowej (L3, L5 itd.) nie będzie miał w pobliżu połączenia przez przelotkę stitchingową, jeśli dla pinów masy użyte zostaną tylko ślepe przelotki L1-L2.

Ponieważ ten komponent zaprojektowano w obudowie niestandardowej, niezgodnej z JEDEC, i nie zawiera on standardowego kanału routingu, do rozwiązania routingu (point-to-point) wymagane są co najmniej 4 lub 5 warstw sygnałowych. Dodatkowo rozmieszczenie pinów sygnałowych będzie wymagało spiętrzonych mikrootworów oraz przelotki zagrzebanej, aby dotrzeć do wszystkich warstw sygnałowych. Powinno być jednak jasne, że rozmieszczenie mas w pinoucie powoduje, iż niektóre sygnały znajdują się daleko od pinu masy.

Rozwiązanie tego problemu wymaga:

• Zaplanowania przejścia ślepa/zagrzebana przelotka na wszystkich pinach GND, aby połączyć wszystkie płaszczyzny GND pod modułem
• Umieszczenia dodatkowych przelotek przewlekanych wokół obrysu obudowy
• Umieszczenia wewnętrznych zagrzebanych mikrootworów/zagrzebanych przelotek mechanicznych do stitchingowego łączenia warstwa-do-warstwy

Porównajmy to teraz z typową obudową pamięci DDR standaryzowaną przez JEDEC, na przykład z układem pamięci DDR4 firmy Micron pokazanym poniżej.

Dlaczego ta obudowa ma większe szanse na lepsze parametry pod względem ground bounce, przesłuchów i EMI?

• Liczba pinów oraz liczba rzędów/kolumn jest mniejsza, więc liczba warstw prawdopodobnie będzie wystarczająco mała, aby umożliwić użycie przelotek przewlekanych.
• Raster wynosi 0,8 mm, co jest wartością wystarczająco dużą, aby umożliwić użycie przelotek przewlekanych w fanoucie typu dog-bone lub via-in-pad.
• Niemal wszystkie piny sygnałów wysokiej prędkości znajdują się nie dalej niż 1,6 mm (odległość 2 pinów) od pinu VSS.
• Kanał routingu pozwala na dodanie pewnej liczby dodatkowych przelotek stitchingowych w razie potrzeby, na przykład w obszarze A7/A9/A13/A17.

Gdyby pinout niestandardowego modułu był używany wyłącznie dla komponentu z sygnałami o niskiej prędkości, projekt prawdopodobnie nie sprawiałby problemów pod względem przesłuchów, ground bounce i EMI. Jednak ten komponent zawiera wiele interfejsów DDR4 taktowanych zegarem 1600 MHz (szybkość danych 3200 MT/s), co wymaga szybkiego czasu narastania zbocza ze względów czasowych. Ten znacznie szybszy czas narastania sprawia, że problemy SI, EMI i przesłuchów związane z niewystarczającymi połączeniami GND na wewnętrznych warstwach sygnałowych stają się dużo bardziej zauważalne.

Rozwiązanie: najpierw umieść przelotki GND!

Największym błędem, jaki projektant może popełnić w takich projektach, jest umieszczenie przelotek dla pinów GND dopiero po poprowadzeniu ścieżek sygnałowych. Jeśli najpierw umieścisz przelotki GND, będą one działać jako ograniczenia trasowania dla sygnałów i będziesz zmuszony prowadzić ścieżki wokół nich, ale dzięki temu unikniesz ważnego zestawu problemów z integralnością sygnału (SI) w projekcie HDI. Jest to zdecydowanie lepsze rozwiązanie niż poprowadzenie wszystkiego w projekcie HDI, a następnie uświadomienie sobie, że w fanoucie nie uwzględniono wystarczającej liczby przelotek masy!

Niezależnie od tego, czy musisz tworzyć niezawodną elektronikę mocy, czy zaawansowane systemy cyfrowe, skorzystaj z kompletnego zestawu funkcji do projektowania PCB i światowej klasy narzędzi CAD firmy Altium. Altium oferuje wiodącą na świecie platformę do rozwoju produktów elektronicznych, wyposażoną w najlepsze w branży narzędzia do projektowania PCB oraz funkcje współpracy międzydyscyplinarnej dla zaawansowanych zespołów projektowych. Skontaktuj się z ekspertem Altium już dziś!