Xử lý các nguồn gốc của Skew trong PCB tốc độ cao

| Created: Tháng Sáu 8, 2022 | Updated: Tháng Sáu 10, 2022

nguồn gốc của độ lệch trên PCB tốc độ cao

Đôi khi, khi chúng ta nói về sự lệch pha, chúng ta không cụ thể như chúng ta nên làm. Hầu hết các cuộc thảo luận về lệch pha và jitter đều xử lý loại lệch pha phát sinh trong quá trình định tuyến, cụ thể là do sự không khớp chiều dài trong các cặp vi sai và lệch pha do sợi dệt gây ra. Thực tế, có nhiều nguồn gốc khác nhau của lệch pha đóng góp vào tổng jitter trên một kết nối liên tiếp, và việc định lượng những nguồn này trong các bus nối tiếp và song song đòi hỏi kiểm soát thời gian chính xác là quan trọng.

Nếu bạn biên soạn một danh sách các nguồn gốc lệch pha, bạn sẽ thấy rằng lệch pha do sợi dệt gây ra chỉ là một mục trong danh sách dài các nguồn gốc lệch pha. Chúng ta sẽ xem xét danh sách này của các nguồn gốc lệch pha có thể có dưới đây, và chúng ta sẽ thấy chúng ảnh hưởng như thế nào đến hoạt động của PCB của bạn. Từ danh sách dưới đây, chúng ta sẽ thấy rằng một số vấn đề với lệch pha không đơn giản chỉ được giải quyết bằng cách chú ý đến cấu trúc sợi dệt trong một chất nền PCB.

Jitter = Tổng Lệch Pha

Điểm đầu tiên cần lưu ý ở đây là sự khác biệt giữa jitter và skew, cũng như sự khác biệt giữa jitter/skew ngẫu nhiên và xác định. Có lẽ định nghĩa tốt nhất về skew mà tôi đã thấy đến từ một ghi chú ứng dụng cũ của Texas Instruments được viết bởi Steve Corrigan. Trong ghi chú ứng dụng này, Steve mô tả jitter là "tổng số của tất cả các skew". Điều này nên minh họa tại sao một số tác giả đôi khi sử dụng "jitter" và "skew" có thể thay thế cho nhau (tôi cũng đã nhầm lẫn điều này). JEDEC có những định nghĩa riêng của mình cho jitter và skew.

Ngẫu nhiên hay Xác định?

Dù bạn sử dụng thuật ngữ nào, đôi khi có một sự liên kết giữa "jitter" và skew ngẫu nhiên, trong khi thuật ngữ "skew" sẽ được sử dụng để tham chiếu đến skew giả ngẫu nhiên hoặc xác định. Trên thực tế, chỉ có một nguồn gốc của skew ngẫu nhiên: tiếng ồn nhiệt. Sự chuyển động ngẫu nhiên của các nguyên tử và phân tử tạo nên mọi vật chất đóng góp vào tiếng ồn trong mạch điện tử, nhưng nó chỉ quan trọng trong các phép đo chính xác ở mức độ thấp. Trong phần lớn các ứng dụng, các nguồn gốc của skew bạn cần lo lắng là xác định và có thể liên kết trở lại với một nguyên nhân gốc rễ.

Nguồn Gốc của Skew

Bảng dưới đây cho thấy danh sách các nguồn gây lệch có thể xuất hiện trong một PCB, cũng như mô tả ngắn gọn về nguồn gốc của từng loại.

Lệch do sợi dệt	Được gây ra bởi cấu trúc của vật liệu nền PCB không đồng nhất và không đẳng hướng theo chu kỳ. Việc sử dụng sợi thủy tinh được trải ra một cách cơ học được ưa chuộng để giảm thiểu điều này.
Lệch chu kỳ	Được gây ra bởi tiếng ồn chu kỳ do các nguồn khác trong hệ thống gây ra, chẳng hạn như tiếng ồn đường ray nguồn do việc chuyển đổi của các I/O tốc độ cao.
Lệch không tương quan giới hạn	Được gây ra bởi hiện tượng nhiễu chéo; lệch này không tương quan với hoạt động trên đường kết nối bị ảnh hưởng và do đó nó xuất hiện một cách ngẫu nhiên.
Méo chu kỳ làm việc	Điều này có thể là tác dụng phụ của một nguồn tiếng ồn khác. Nó đề cập đến trường hợp mà ngưỡng chuyển mạch hoặc ngưỡng logic lệch khỏi giá trị lý tưởng của chúng, làm dịch chuyển cạnh tăng của một chuỗi xung.
Phản xạ	Phản xạ tại bộ thu góp phần vào sự can thiệp giữa các ký hiệu như thấy trong biểu đồ mắt; trong trường hợp này, một ký hiệu phản xạ có thể tạo ra một cạnh tăng sớm hoặc muộn trên tất cả các ký hiệu tiếp theo.
Điều chế độ rộng xung phụ thuộc vào dữ liệu	Đây là tác dụng phụ của đặc tính giới hạn băng thông trong một kênh tốc độ cao (ví dụ, sự tán xạ trong mất mát hoặc kết thúc, dung lượng nhiễm ký sinh)

Có rất nhiều điều diễn ra trong bảng này; chúng ta có nhiều nguồn gây lệch pha không liên quan đến hiệu ứng dệt sợi và không thể được giải quyết hoàn hảo bằng cách áp dụng phù hợp chiều dài! Tuy nhiên, nếu bạn nhìn dưới hàng đầu tiên, chúng ta thấy rằng hầu hết các nguồn gây lệch pha này xuất hiện ở cấp độ hệ thống do sự tương tác giữa các khối chức năng khác nhau trong một hệ thống, hoặc giữa các chip và bảng mạch.

Bạn Có Thể Loại Bỏ Hoàn Toàn Lệch Pha?

Thật không may, câu trả lời là "không", bạn không thể hoàn toàn loại bỏ lệch pha. Ngay cả khi bạn đã loại bỏ tất cả các nguồn gây lệch pha xác định được liệt kê ở trên, vẫn sẽ còn một lượng lệch pha ngẫu nhiên do nhiễu nhiệt. Mặc dù bạn không thể hoàn toàn loại bỏ lệch pha, bạn có thể làm việc để giảm thiểu nó với một số hướng dẫn bố trí cơ bản.

Dệt kính: Sử dụng vật liệu dệt chặt hơn như kính lan tỏa; điều này trực tiếp đối mặt với lệch pha do dệt sợi.
Nhiễu chéo và hiện tượng nhiễu: Tìm hiểu nguyên nhân gây ra sự ghép nối nhiễu giữa hai kết nối và lên kế hoạch bố trí để giảm bớt sự ghép nối này. Cách dễ nhất để xử lý sự ghép nối nhiễu là thiết kế chồng lớp phù hợp cho phép đặt mặt đất thích hợp.
Kết thúc: Đảm bảo các kênh được kết thúc với trở kháng mục tiêu phẳng đến giới hạn băng thông yêu cầu cho các kênh của bạn. Nói cách khác, đảm bảo các kênh được kết thúc ít nhất đến tần số Nyquist của kênh.
Tính toàn vẹn nguồn: Đảm bảo các thành phần yêu cầu thời gian chính xác cho các tín hiệu tốc độ cao hoặc thời gian chính xác trong tốc độ biên đang nhận nguồn điện ổn định.

Sau khi xử lý những vấn đề này, các cấu trúc điều chỉnh độ trễ bus song song hoặc chênh lệch tiêu chuẩn có thể được áp dụng để bù đắp cho sự chênh lệch còn lại trong PCB của bạn để xử lý bất kỳ sự không khớp chiều dài nào. Tại thời điểm này, ngay cả khi có một số sự chênh lệch còn lại trong các kết nối của bạn, phần lớn sự chênh lệch sẽ được giải quyết và các tín hiệu vẫn sẽ được căn chỉnh tại I/O của bộ thu.

Các tính năng định tuyến trong Altium Designer^® có thể giúp bạn áp dụng kết quả tính toán trở kháng chính xác như là các quy tắc thiết kế, cũng như thiết kế lớp chồng của bạn trong PCB tốc độ cao để giảm thiểu sự cộng hưởng nhiễu góp phần vào các nguồn lệch được liệt kê ở trên. Khi bạn sẵn sàng chia sẻ thiết kế của mình với các cộng tác viên hoặc nhà sản xuất của bạn, bạn có thể chia sẻ thiết kế hoàn thành của mình thông qua nền tảng Altium 365^™. Tất cả những gì bạn cần để thiết kế và sản xuất điện tử tiên tiến có thể được tìm thấy trong một gói phần mềm.

Chúng tôi chỉ mới khám phá bề mặt của những gì có thể thực hiện với Altium Designer trên Altium 365. Bắt đầu dùng thử miễn phí Altium Designer + Altium 365 ngay hôm nay.

What is Signal Integrity? xSignals in Altium Designer Signal Integrity Stimulus Design Rules Basics of Signal Integrity Analysis

About Author

Zachariah Peterson has an extensive technical background in academia and industry. He currently provides research, design, and marketing services to companies in the electronics industry. Prior to working in the PCB industry, he taught at Portland State University and conducted research on random laser theory, materials, and stability. His background in scientific research spans topics in nanoparticle lasers, electronic and optoelectronic semiconductor devices, environmental sensors, and stochastics. His work has been published in over a dozen peer-reviewed journals and conference proceedings, and he has written 2500+ technical articles on PCB design for a number of companies. He is a member of IEEE Photonics Society, IEEE Electronics Packaging Society, American Physical Society, and the Printed Circuit Engineering Association (PCEA). He previously served as a voting member on the INCITS Quantum Computing Technical Advisory Committee working on technical standards for quantum electronics, and he currently serves on the IEEE P3186 Working Group focused on Port Interface Representing Photonic Signals Using SPICE-class Circuit Simulators.