Lợi ích của Vật liệu PCB có Dk cao

Các thuật ngữ "thiết kế tốc độ cao" và "lớp cách điện PCB có Dk thấp" thường được sử dụng trong cùng một bài viết, và thường trong cùng một câu. Vật liệu PCB có Dk thấp có vị trí của nó trong các PCB tốc độ cao và tần số cao, nhưng vật liệu PCB có Dk cao cung cấp tính toàn vẹn năng lượng. PCB có Dk thấp thường được chọn vì chúng có xu hướng có hệ số mất mát thấp hơn. Do đó, vật liệu PCB có Dk cao thường bị bỏ qua đối với các PCB tốc độ cao và tần số cao.

Khi chúng ta xem xét tính toàn vẹn năng lượng cho các bảng mạch tốc độ cao/tần số cao, thay vì chỉ xem xét mất tín hiệu hoặc chấp nhận giá trị do lớp cách điện tốc độ cao cung cấp, bạn nên xem xét hằng số điện môi như một phần của chiến lược tổng thể cho nguồn điện ổn định. Điều này bao gồm cả phần thực và phần ảo của hằng số điện môi, vì cả hai đều ảnh hưởng đến tính toàn vẹn năng lượng của PCB của bạn. Với điều này trong tâm trí, hãy xem xét vai trò của vật liệu PCB có Dk cao trong việc đảm bảo tính toàn vẹn năng lượng.

Vật liệu PCB có Dk cao và Tính toàn vẹn Năng lượng PCB

Đầu tiên, khi chúng ta xem xét tính toàn vẹn năng lượng, chúng ta luôn cố gắng đảm bảo rằng điện áp bạn xuất ra từ các giai đoạn điều chỉnh của bạn vẫn ổn định khi năng lượng chảy xuyên suốt mạng lưới phân phối điện (PDN). Điều này đưa ra hai khía cạnh của phân tích PDN và tính toàn vẹn năng lượng:

• Phân tích DC: Ở đây, chúng ta chỉ quan tâm đến sự sụt giảm IR qua các dẫn điện tạo nên PDN. Hằng số điện môi không đóng vai trò trong phân tích DC.
• Phân tích AC: Bằng phân tích AC, chúng ta có nghĩa là hành vi của bất kỳ dòng điện biến thiên theo thời gian nào trên mặt phẳng nguồn. Đây là nơi trở kháng của PDN trở nên thiết yếu, vì sự biến thiên điện áp được thấy ở một thành phần hạ lưu là sản phẩm của trở kháng PDN và điện áp biến thiên theo thời gian (định luật Ohm).

Một vật liệu PCB có Dk cao được sử dụng làm điện môi giữa mặt phẳng nguồn và mặt đất cung cấp một số lợi ích quan trọng về tính toàn vẹn nguồn. Cụ thể, một giá trị Dk cao cho vật liệu PCB giữa mặt đất và mặt phẳng nguồn sẽ cung cấp dung lượng điện dung giữa các mặt phẳng lớn hơn, nghĩa là các mặt phẳng của bạn hoạt động như một tụ điện giải nối lớn hơn, và trở kháng PDN sẽ thấp hơn. Đặt mặt đất và mặt phẳng nguồn gần nhau hơn cũng tăng dung lượng giữa các mặt phẳng. Một số kết quả mô phỏng ví dụ từ một bài báo IEEE năm 2006 được hiển thị bên dưới.

Khía cạnh quan trọng khác của hằng số điện môi là phần ảo hay giá trị Df. Thông thường, người ta tóm tắt điều này bằng cách sử dụng tangente mất mát, nhưng đây không phải là chỉ số duy nhất để xem xét tính hữu ích của một loại laminate cụ thể trong các bảng mạch tốc độ cao/tần số cao. Sự phân tán trong laminate cũng rất quan trọng đối với tín hiệu số vì nó sẽ khiến tín hiệu bị kéo dài và méo mó trên bảng mạch của bạn. Đối với tính toàn vẹn của nguồn điện, giá trị Dk và Df quan trọng cùng nhau như sau:

• Ưu tiên Dk cao: Một Dk cao hơn được ưu tiên vì nói chung nó dẫn đến trở kháng PDN tổng thể thấp hơn. Điều này là do PDN sẽ có nhiều dung lượng mặt phẳng hơn.
• Ưu tiên Df cao: Lý do một Df cao hơn được mong muốn trong điện môi giữa mặt đất và nguồn điện là vì điện môi mất mát tự nhiên làm giảm cộng hưởng trong đường cong trở kháng PDN. Điều này được thấy khi so sánh các đường màu xanh dương và đen.
• Ưu tiên lớp mỏng: Một lớp mỏng tạo ra nhiều dung lượng PDN hơn và giữ nhiều hơn trường điện từ trong chất nền mất mát, vì vậy đường cong trở kháng PDN di chuyển thấp hơn và cộng hưởng PDN có các đỉnh nhỏ hơn.

Tóm lại, để đảm bảo tính toàn vẹn của nguồn điện trong một PDN, trường hợp tốt nhất là có Dk cao, Df cao và một lớp mỏng (xem đường cong đen đậm ở trên). Đây là lý do tại sao các vật liệu dung tích tích hợp được sử dụng trong các PCB tốc độ cao tiên tiến có giá trị Dk rất cao và có tính mất mát, vì vậy bạn sẽ không muốn đặt tín hiệu đi qua chúng.

Tính toàn vẹn tín hiệu và Dk cao

Đối với tính toàn vẹn tín hiệu, các thông số quan trọng là giá trị Dk và Df riêng lẻ, thay vì chỉ nhìn vào tangente mất mát. Ngoại lệ là khi bạn đến với các lớp mỏng mà bạn có thể sử dụng trong PCB đếm lớp cao/HDI; tôi sẽ thảo luận thêm về loại trường hợp này ở phía dưới. Lưu ý rằng, đối với các chất nền PCB ít mất mát, giá trị Dk và Df thường có xu hướng tăng cùng nhau (ví dụ, lớp phủ Rogers), nhưng điều này không phải lúc nào cũng đúng. Bạn có thể thấy một số ví dụ trong các lớp phủ phổ biến; ví dụ, Nelco 4000-13 EP có tangente mất mát thấp hơn khoảng 20 lần so với FR4, nhưng giá trị Dk chỉ thấp hơn khoảng 10%.

Tầm quan trọng của giá trị Df và tính hữu ích của một số bộ vật liệu cho các tiêu chuẩn tín hiệu tốc độ cao khác nhau được trình bày dưới đây. Lưu ý rằng Dk không đóng vai trò nào trong bảng này; điều quan trọng chung là góc mất mát và độ nhám của đồng.

Dk bắt đầu đóng vai trò nếu bạn có đường dẫn nguồn và tín hiệu trên cùng một lớp, như trong cấu trúc SIG+PWR/GND/GND/SIG+PWR. Tóm lại, có một số trường hợp mà Dk cao/Df thấp và Dk cao/Df cao mang lại một số lợi ích cho cả tính toàn vẹn tín hiệu và tính toàn vẹn nguồn, và quan trọng là biết cách kết hợp chúng:

• Nếu đường dẫn nguồn và tín hiệu được trộn lẫn trên cùng một lớp trong PCB có số lớp thấp, Dk cao có thể được ưa chuộng
• Nếu nguồn và tín hiệu được tách biệt ra các lớp khác nhau, Dk cao được ưa chuộng cho việc tách biệt nguồn/đất

Lựa chọn thứ hai trong danh sách này ngụ ý rằng bạn có thể tạo ra một cấu trúc PCB lai, nơi mà các vật liệu lớp phủ khác nhau được sử dụng. Tùy thuộc vào các vật liệu lớp phủ liên quan, bạn có thể tiết kiệm một số chi phí bằng cách phối hợp các lớp phủ, thay vì chọn một vật liệu đặc biệt duy nhất cho toàn bộ cấu trúc.

Cấu Trúc PCB Lai: Tốt Nhất của Cả Hai Thế Giới

Bạn có thể thấy lợi ích của một điện môi giảm tổn hao cho tính toàn vẹn tín hiệu và một điện môi có Dk cao cho tính toàn vẹn nguồn trong một cấu trúc PCB lai. Trong loại cấu trúc này, lớp có Dk cao sẽ là lựa chọn tốt hơn để tách biệt các mặt phẳng nguồn và mặt đất trong PDN, điều này sẽ giảm tự trở kháng của PDN và trở kháng chuyển giao. Sau đó, bạn sẽ muốn sử dụng một vật liệu có Dk thấp và tổn hao thấp để hỗ trợ tín hiệu trên lớp bề mặt và bao bọc các hình học stripline ở các lớp bên trong.

Ví dụ về một bảng mạch 10 lớp được hiển thị dưới đây. Những cấu trúc này có thể hơi lạ và khó tạo ra vì bạn muốn đảm bảo sự đối xứng. Điều này đảm bảo rằng bất kỳ căng thẳng nào được tạo ra do sự không khớp CTE là đồng đều, cả trong quá trình lắp ráp và hoạt động. Lưu ý rằng bất kỳ mặt phẳng đất nào cũng có thể được đổi cho một mặt phẳng nguồn với điện áp khác nhau, và nó vẫn có thể phục vụ như là một tầng tham chiếu cho lớp tín hiệu liền kề.

Trước khi tạo một cấu trúc chồng lớp lai, hãy chắc chắn tham khảo ý kiến của nhà sản xuất về khả năng của họ và họ khuyên dùng vật liệu nào. Nếu bạn chọn thiết kế một cấu trúc chồng lớp lai, nhà sản xuất có thể khuyến nghị một số giới hạn về sự không khớp CTE giữa các vật liệu laminate khác nhau, hạn chế các lựa chọn có sẵn của bạn. Mặc dù phần mềm thiết kế PCB cơ bản sẽ cho phép bạn tạo bất kỳ cấu trúc chồng lớp nào bạn thích, điều đó không có nghĩa là nhà sản xuất của bạn sẽ có thể sản xuất nó. Luôn kiểm tra với nhà sản xuất trước khi sản xuất loại cấu trúc chồng lớp này để đảm bảo họ biết cách xử lý những bảng mạch này và ngăn chặn tình trạng tách lớp trong quá trình lắp ráp.

Lưu ý rằng tất cả các lớp này được giả định là hệ thống nhựa tiêu chuẩn với sự cốt thép bằng sợi, hoặc những gì chúng ta coi là vật liệu laminate loại FR4 tiêu chuẩn. Trong thế giới RF, chúng ta thường mặc định sử dụng PTFE không cốt thép, chỉ sử dụng chất độn gốm nhưng không có sợi thủy tinh. Các lớp PTFE mỏng cũng có thể được sử dụng trong một cấu trúc chồng lớp lai; xem bài viết này để tìm hiểu thêm.

High-Dk Có Thể Hạn Chế Khả Năng Sản Xuất trên Các Laminate Mỏng

Một trong những nhược điểm của vật liệu có Dk cao cho lớp tín hiệu là khả năng sản xuất. Điều này xuất phát từ chiều rộng dây dẫn cần thiết khi kiểm soát trở kháng được thực thi. Chiều rộng dây dẫn cần phải mỏng hơn để đạt được trở kháng mục tiêu khi được đặt trên vật liệu Dk cao so với vật liệu Dk thấp.

Trên các lớp laminate dày, đây không phải là vấn đề, và giá trị Dk cao có thể có lợi: chiều rộng dây dẫn cần phải mỏng hơn, vì vậy có thể dễ dàng hơn trong việc định tuyến vào một số linh kiện. Trên các lớp laminate mỏng, đây sẽ là một vấn đề bởi vì, cuối cùng, chiều rộng dây dẫn trở nên nhỏ đến mức bạn bắt đầu chạm đến giới hạn của khả năng sản xuất. Tolerances của việc ăn mòn giờ đây trở thành một phần đáng kể của chiều rộng dây dẫn, vì vậy bạn nhận được sự biến đổi lớn hơn trong trở kháng dây dẫn. Bằng "lớp laminate mỏng", chúng tôi đang nói đến lớp laminate ngoài 2 mil cho microstrips, hoặc 2-4 mil lớp laminate bên trong cho striplines.

Vì vậy, trên các lớp laminate rất mỏng, tốt nhất là sử dụng vật liệu Dk thấp như lamiante PTFE để đảm bảo khả năng sản xuất. Vật liệu PTFE có vấn đề khó xử lý khi chúng không có sự củng cố bằng sợi thủy tinh, do đó một lớp laminate được củng cố có thể được ưa chuộng nếu băng thông tín hiệu kích thích hiệu ứng sợi dệt quá mức.

Những Ảnh Hưởng Quan Trọng Khác của Vật Liệu PCB Dk Cao

Dưới đây là một số ảnh hưởng quan trọng khác của vật liệu PCB có Dk cao đối với bảng mạch của bạn.

• Sự truyền tín hiệu chậm hơn. Điều này có nghĩa là sự không khớp chiều dài cho phép của bạn trong các mạng song song và cặp vi sai sẽ nhỏ hơn (cho một sự không khớp thời gian nhất định). Tuy nhiên, với các công cụ điều khiển định tuyến và trở kháng phù hợp trong phần mềm thiết kế PCB của bạn, điều này trở thành không vấn đề.
• Trở kháng truyền nhỏ hơn. Như tôi đã thảo luận trong một bài viết gần đây, trở kháng truyền mô tả cách một sự nhiễu điện áp PDN được tạo ra bởi một thành phần chuyển mạch ảnh hưởng đến sự biến động điện áp nhìn thấy tại một thành phần khác. Nếu giá trị Dk cho điện mô lớn hơn, thì trở kháng truyền nhỏ hơn, sự biến động điện áp nhìn thấy tại thành phần khác nhỏ hơn. Giá trị Df cũng đóng một vai trò ở đây, trong đó một chất nền có tính mất mát sẽ làm giảm sự biến động điện áp nhìn thấy tại các thành phần khác (xem Hình 12 trong bài viết này).
• Sự dao động chậm trễ giữa các thành phần khác nhau. Khi một sự dao động xảy ra tại một thành phần, nó mất một khoảng thời gian để lan truyền dọc theo PDN đến các thành phần khác. Khi giá trị Dk của điện mô lớn hơn, độ trễ giữa các dao động tại các thành phần khác nhau càng dài. Tuy nhiên, tụ điện bypass đặt tại các thành phần khác sẽ bù đắp cho bất kỳ sự dao động nào, và tụ điện bypass chính xác làm cho vấn đề này không còn là vấn đề.
• Sự chống cộng hưởng của khoang giữa các tấm di chuyển đến các tần số thấp hơn. Điều này trở nên quan trọng đối với băng thông GHz. Tại một điểm chống cộng hưởng của khoang, trở kháng đạt đến đỉnh tại một tần số cụ thể. Sử dụng vật liệu có Dk cao và mỏng hơn với tổn thất lớn hơn giữa mặt đất và các tấm nguồn giảm bớt những điểm chống cộng hưởng này (xem Hình 11 trong bài viết này). Tôi sẽ thảo luận vấn đề này với cộng hưởng trong các khoang và ống dẫn sóng nhiều hơn trong một bài viết tương lai.

Tóm tắt

Nếu bạn đang xây dựng một bố cục hybrid cho một bảng mạch tốc độ cao/tần số cao, bạn nên sử dụng một điện mô có Dk/Df cao giữa mặt đất và các tấm nguồn. Nếu bạn sử dụng cùng một vật liệu laminate xuyên suốt bố cục, bạn có thể cân bằng giữa tính toàn vẹn của nguồn điện và tính toàn vẹn của tín hiệu nếu bạn sử dụng một điện mô có Dk cao/Df thấp.

Nhược điểm khi sử dụng vật liệu PCB có Dk cao là sự kết hợp điện dung mạnh mẽ hơn giữa các dẫn điện. Điều này có nghĩa là điện dung nhiễu loạn liên quan đến lớp nền sẽ lớn hơn, và bạn sẽ phải giảm điều này bằng cách sử dụng lớp điện môi mỏng hơn với mặt đất. Điều này sau đó buộc bạn phải sử dụng các dấu vết hẹp hơn, như tôi đã đề cập ở trên. Nếu điều này nghe có vẻ esoteric, thì giá trị điện dung của dấu vết của bạn sẽ lớn hơn; do đó, giá trị cảm ứng của dấu vết cần phải lớn hơn để đảm bảo kiểm soát trở kháng. Điều này sau đó có nghĩa là nhiễu chéo sẽ mạnh mẽ hơn, vì vậy khoảng cách giữa các dấu vết nên lớn hơn để bù đắp cho giá trị Dk lớn hơn.

Cấu trúc PCB của bạn là yếu tố quyết định chính của tính toàn vẹn nguồn và tính toàn vẹn tín hiệu. Bạn có thể đảm bảo bảng mạch của mình hoạt động chính xác trong cả hai khía cạnh khi bạn có quyền truy cập vào các công cụ thiết kế và phân tích PCB phù hợp. Trình Quản lý Lớp Chồng trong Altium Designer® cung cấp cho bạn quyền truy cập vào thư viện các vật liệu PCB phổ biến và chuyên biệt. Bạn có thể định nghĩa các thông số vật liệu cho một lớp điện môi chuyên biệt cho PCB của mình. Bộ giải 3D tích hợp từ Simberian sử dụng các thông số vật liệu này để mô hình hóa hành vi tín hiệu trong PCB của bạn khi bạn tạo bố cục PCB.

Altium Designer trên Altium 365 mang lại một lượng tích hợp chưa từng có cho ngành công nghiệp điện tử, trước đây chỉ giới hạn trong lĩnh vực phát triển phần mềm, cho phép các nhà thiết kế làm việc từ nhà và đạt được mức độ hiệu quả chưa từng có.

Chúng ta mới chỉ khám phá bề mặt của những gì có thể thực hiện với Altium Designer trên Altium 365. Bạn có thể kiểm tra trang sản phẩm để biết thêm mô tả tính năng chi tiết hơn hoặc một trong những Hội thảo Trực tuyến Theo Yêu cầu.