Hướng dẫn Bố trí, Định tuyến và Tính toàn vẹn tín hiệu cho PCB DDR5

Việc phát hành tiêu chuẩn DDR5 đã được công bố vào tháng 7 năm 2020, khoảng 18 tháng sau khi phát triển mô-đun RAM đầu tiên theo tiêu chuẩn đề xuất. Tiêu chuẩn này cho phép tốc độ đỉnh vượt quá 5200 MT/giây/chân (so với 3200 MT/giây/chân với DDR4), với tốc độ được JEDEC đánh giá lên đến 6400 MT/giây/chân và băng thông kênh tăng lên đến 300 GB/s. Nhu cầu đối với thế hệ mới này của bộ nhớ với các dung lượng 8, 16 và 32 GB nên vượt qua nhu cầu đối với các thế hệ trước khi công nghệ trở nên thương mại hóa hơn.

Tốc độ nhanh hơn, điện áp cung cấp thấp hơn và tổn thất kênh cao hơn tạo ra các biên độ và dung sai chặt chẽ trong bố cục và thiết kế PCB DDR5, nhưng tính toàn vẹn tín hiệu của các kênh DDR5 vẫn có thể được đánh giá với các chỉ số tính toàn vẹn tín hiệu phổ biến. Có rất nhiều điều cần bao phủ trong lĩnh vực này, nhưng trong bài viết này chúng tôi sẽ tập trung vào các hướng dẫn bố cục và định tuyến PCB DDR5 cần thiết giúp đảm bảo tính toàn vẹn tín hiệu trong DDR5, cũng như các chỉ số tính toàn vẹn tín hiệu quan trọng trong các kênh DDR5.

Biểu đồ Mắt và Phản ứng Xung DDR5

Có hai mô phỏng quan trọng được sử dụng để kiểm tra tính toàn vẹn của tín hiệu trong kênh DDR5: sơ đồ mắt và phản ứng xung. Sơ đồ mắt có thể được mô phỏng hoặc đo lường, cũng như phản ứng xung trong một kênh đã kết thúc. Cả hai đều đo khả năng của một kênh để truyền một bit đơn và một chuỗi bit qua một kênh, và chúng cho phép mô hình phân tích cho một kênh được đánh giá về mặt nguyên nhân. Bảng dưới đây tóm tắt thông tin quan trọng có thể được xác định từ các phép đo/mô phỏng này.

Để tìm hiểu thêm về một số thông số kỹ thuật của kênh DDR5 trong một so sánh ngắn gọn với các thế hệ DDR trước, xem bài viết này.

Sơ Đồ Mắt trong Tính Toàn Vẹn Tín Hiệu DDR5

Các chỉ số chính được rút ra từ biểu đồ mắt bao gồm độ mở mắt và tỷ lệ lỗi bit (BER). Độ mở mắt có thể được vẽ ra ở trung tâm của mắt và thường được sử dụng như một thước đo chất lượng kênh. Các điểm quan trọng có thể được trích xuất trực tiếp từ các điểm giao nhau của tín hiệu là jitter biên độ và jitter thời gian, cả hai đều là chỉ báo của ISI và một số nguồn gây méo dạng hoặc mất mát. Khi jitter thời gian và nhiễu biên độ cao, biểu đồ mắt sẽ đóng lại nhiều hơn. Việc cải thiện các chỉ số chính về tính toàn vẹn tín hiệu trong kênh (mất mát, phân tán điện môi, mở rộng băng thông khớp trở kháng đến các tần số cao hơn) nên cải thiện cả hai chỉ số nêu trên và do đó mở rộng mắt hơn, dẫn đến tỷ lệ lỗi bit thấp hơn.

• Tìm hiểu thêm về biểu đồ mắt

Phản ứng Xung trong Tính Toàn Vẹn Tín Hiệu DDR5

Phản ứng xung xét đến phản ứng của một kênh một cách độc lập khi được cung cấp một xung nhanh. Mặc dù việc đánh giá một dòng bit giả ngẫu nhiên như bạn sẽ làm trong một biểu đồ mắt là quan trọng, phản ứng xung lại cơ bản hơn. Nó tiết lộ thông tin về cách một kênh truyền một bit đơn lẻ với tốc độ cạnh cụ thể (băng thông) qua kênh và đến bộ thu. Phản ứng xung của kênh sẽ phụ thuộc vào trở kháng kênh, băng thông kết thúc so với băng thông tín hiệu, tổn thất tổng cộng trong kênh, và sự phân tán. Tín hiệu DDR5 tập trung nhiều hơn vào tổn thất phụ thuộc vào phản xạ tại bộ thu hơn là các kênh nối tiếp điển hình, điều này có thể được thấy trong tốc độ cạnh của một phản ứng xung.

• Tìm hiểu thêm về các chức năng phản ứng xung

Lý do quan trọng để sử dụng mô phỏng phản ứng xung cho một thiết kế kênh DDR5 đề xuất hoặc từ một mô hình kênh đã trích xuất là để đánh giá tính nhân quả của kênh. Mô hình được xác định từ các tham số S của kênh có thể tạo ra một phản ứng không nhân quả trong kênh, và do đó một số sửa đổi (cửa sổ) sẽ cần được thực hiện để sửa đổi mô hình kênh nếu có hiện tượng không nhân quả. Đọc thêm về điều này trong một bài viết gần đây của Jason Ellison.

Quy trình phân tích SI trong một kênh DDR5 (hoặc bất kỳ kênh tốc độ cao nào khác) sẽ bao gồm:

1. Thiết kế và kiểm tra/mô phỏng kênh
2. Trích xuất mô hình từ phản hồi xung toàn sóng được mô phỏng, hoặc từ các phép đo tham số S
3. Xác minh và chỉnh sửa nguyên nhân của mô hình
4. Mô phỏng và kiểm tra biểu đồ mắt
5. Chỉnh sửa thiết kế kênh
6. Lặp lại cho đến khi đạt được sự tuân thủ kênh

Điều chỉnh phản hồi quyết định (DFE) trên các dòng DQ

Một trong những thay đổi lớn nhất (theo ý kiến của tôi) đối với kiến trúc DDR là việc sử dụng điều chỉnh phản hồi quyết định (DFE) để vượt qua sự mất mát và phân tán trong các dòng DQ trên bus DDR5. Về mặt khái niệm, cách dễ nhất để vượt qua sự méo mó trong tín hiệu số là truyền tín hiệu suy giảm qua một bộ lọc cao qua. Đó là lý do tại sao một bộ lọc RC song song có thể được sử dụng như một bộ cân bằng đơn giản. Nhưng trong DDR5, nơi mà dải tần tín hiệu số cao hơn nhiều, DFE hiệu quả hơn và được tích hợp ở phía nhận của một kênh. Lý do DFE được sử dụng là vì những kênh này có thể cần phải khá ngắn so với các kênh nối tiếp, và DFE hiệu quả khi tổn thất phản xạ đáng kể trong tổn thất kênh tổng thể.

DDR5 sẽ tiếp tục bao gồm các mạch đơn, nhưng lý tưởng nhất là chúng nên có chiều dài kênh ngắn hơn so với các thế hệ DDR trước đó. Tại các tốc độ cao xuất hiện trong kênh DDR5, hành vi chiếm ưu thế của phản xạ và sự phân tán kết hợp lại tạo ra sự can thiệp giữa các ký hiệu (ISI) đáng kể nếu các đường dẫn không được kết thúc đúng cách, như đã minh họa ở phần trên về phản ứng xung. ISI khiến mức tín hiệu xuất hiện bị méo mó ngoài sự biến dạng hình dạng do phân tán và phản xạ, và mỗi xung số bắt đầu trông giống như một xung Gaussian một nửa ở phía nhận trong một kênh không được cân bằng. Kết quả cuối cùng là biểu đồ mắt cho kênh bắt đầu đóng lại khi tổn thất chiếm ưu thế của phản xạ và méo mó liên quan đến phân tán tích tụ.

Để khắc phục sự méo mó tín hiệu và ISI, một kế hoạch cân bằng được tích hợp vào kiến trúc DRAM, hoặc ở phía truyền hoặc nhận, tương tự như trường hợp của một số bộ điều khiển DDR3 và DDR4. Cân bằng phản hồi quyết định (DFE) hoặc cân bằng tuyến tính thời gian liên tục (CTLE) có thể được sử dụng ở phía nhận, hoặc cân bằng tiến lên (FFE) có thể được sử dụng ở phía truyền. Lưu ý rằng CTLE không lý tưởng cho các kênh chiếm ưu thế bởi phản xạ, do đó DDR5 chọn DFE là phương pháp cân bằng.

Đo biểu đồ mắt.

Hướng dẫn Bố trí PCB DDR5 để Giảm Thiểu Suất Giảm Tín hiệu

Có những nguồn nhiễu khác trong kênh DDR5 trở nên còn vấn đề hơn so với các thế hệ trước, đặc biệt là với tốc độ cao hơn cần thiết để đáp ứng tốc độ dữ liệu cao hơn và băng thông tín hiệu. Có ba hướng dẫn bố trí PCB DDR5 chính sẽ được ưu tiên trong những thiết kế này.

• Điều khiển chấm dứt chính xác và kiểm soát trở kháng được yêu cầu mở rộng đến băng thông cao là cần thiết để ngăn chặn phản xạ trong băng thông yêu cầu.
• Cung cấp năng lượng cũng rất quan trọng trong thiết kế PCB DDR5. Các mô-đun DDR5 sẽ bao gồm một IC quản lý năng lượng nhận 12 V và xuất ra 1.1 V cho các IC DIMM. Điều này chuyển tính toàn vẹn năng lượng đến cấp độ mô-đun DDR5 và ra khỏi bo mạch chủ.
• Chọn lựa các đường dẫn ngắn hơn do suy giảm trong kênh DDR5. Một lớp phủ tốc độ cao ít mất mát có thể có lợi, hoặc các lớp phủ với dệt thủy tinh lan rộng để giảm thiểu hiệu ứng sợi dệt ở băng thông cao.

Về phía mô phỏng, công cụ mô phỏng nhiễu chéo sau bố trí sử dụng mô hình IBIS cho các thành phần của bạn có thể giúp bạn đánh giá tính toàn vẹn tín hiệu trong các kênh tín hiệu DDR5 của mình. Nhiễu chéo có thể được sử dụng để xác định xem khoảng cách giữa các dây có phù hợp với cấu trúc chồng và khoảng cách đến tín hiệu tham chiếu hay không. Cùng một công cụ mô phỏng có thể được sử dụng để phân tích phản xạ, điều này quan trọng trong một cấu trúc đa điểm chủ yếu phản xạ được tìm thấy trong DDR5, mặc dù điều này ít phụ thuộc vào mô hình IBIS và phụ thuộc nhiều hơn vào việc mô hình hóa tín hiệu được đưa vào một kênh, có thể được thực hiện theo cách số học trong mô phỏng phù hợp.

GDDR5 cho một GPU

Các công cụ bố trí và định tuyến PCB mạnh mẽ trong Altium Designer^® được thiết kế cho các ứng dụng như kênh SerDes, thiết kế PCB DDR5, và các lĩnh vực tiên tiến khác. Altium Designer bao gồm một trình quản lý cấu trúc chồng mạnh mẽ với một trình giải quyết trường để kiểm soát trở kháng trên bo mạch của bạn trong quá trình định tuyến, và bạn sẽ có quyền truy cập vào các công cụ mô phỏng sau bố trí sẽ giúp bạn phát hiện vấn đề về tính toàn vẹn tín hiệu trên bo mạch của mình.

Giờ đây, bạn có thể tải xuống bản dùng thử miễn phí của Altium Designer và tìm hiểu thêm về các công cụ sắp xếp, mô phỏng và lập kế hoạch sản xuất tốt nhất trong ngành. Nói chuyện với một chuyên gia Altium ngày hôm nay để tìm hiểu thêm về hướng dẫn thiết kế và định tuyến PCB DDR5.

Bắt đầu hành trình chuyển đổi sang Altium Designer ngay hôm nay.